[发明专利]基于集成电路内的差错传播的差错检测电路的插入

权利要求书

1.一种在集成电路内选择一个或多个位置以放置相应差错检测电路的方法，所述方法包括的步骤为：

分析所述集成电路以为所述集成电路内的多个位置确定相应的扇出特性用于在那些位置出现的信号差错；以及

根据所述扇出特性为所述差错检测电路选择位置。

2.如权利要求1所述的方法，其中所述分析步骤包括仿真所述集成电路的操作同时在所研究的位置注入一个或多个信号差错。

3.如权利要求2所述的方法，包括检测在有和没有所述一个或多个信号差错的情况下所述集成电路的仿真操作之间的差别，其中检测的差别表示信号差错。

4.如前述权利要求中的任何一个所述的方法，其中所述集成电路包括可用来存储信号值并且被可用来执行一个或多个数据处理操作和处理控制操作的逻辑电路互连的寄存器电路。

5.如权利要求4所述的方法，其中在存储在所述集成电路中的信号值中检测信号差错。

6.如权利要求2和4所述的方法，其中所述一个或多个信号差错被注入对应于所述寄存器电路和所述逻辑电路中的一个或多个的位置处。

7.如前述权利要求中的任何一个所述的方法，其中所述选择步骤包括统计分析所述扇出特性以识别所述集成电路内最可能检测到信号差错的位置。

8.如前述权利要求中的任何一个所述的方法，其中所述分析步骤包括为所述集成电路内的预定范围位置并且在差错计时的预定范围确定所述扇出特性。

9.如权利要求4所述的方法，其中所述差错检测电路被设置在所述寄存器电路和所述逻辑电路中的一个或多个处。

10.一种集成电路，包括：

可用来存储信号值的多个寄存器；

互连所述多个寄存器并且可用来执行一个或多个数据处理操作和处理控制操作的多个逻辑电路，其中

在所述集成电路内的至少一个差错源位置处的信号差错具有相关的扇出特性使得所述差错传播到在所述集成电路内的多个另外的点，并且

差错检测电路被放置在所述多个另外的点中的选择的另外的点处，所述选择的另外的点是以下点中的一个或多个：

(i)差错从所述集成电路内的多个差错源位置所传播到的点，以及

(ii)在所述多个寄存器内的点，在所述点处检测从所述差错源位置传播的差错在统计上是最可能的。

11.如权利要求10所述的集成电路，其中所述差错检测电路是以下电路中的一个：

(i)可用来在至少两个时间上间隔的时间处采样输入到所述点的信号输入的电路，在所述采样的信号中的差别表示传播到所述点的信号差错；以及

(ii)可用来在预定的时间周期期间检测输入到所述点的信号输入中的信号变换的电路，所检测的变换表示传播到所述点的信号差错。

12.一种在根据权利要求1到9中的任何一个所述的方法选择的相应位置处具有一个或多个差错检测电路的集成电路。

13.一种集成电路，包括：

可用来执行各自数据处理操作的多个电路单元；

多个差错隔离门，所述多个差错隔离门被设置以控制电路单元之间的信号路径并且可以操作在闭合状态以阻止在电路单元之间通过的相应信号中的变化以及可以操作在断开状态以允许在电路单元之间通过的相应信号中的变化；以及

隔离门控制器，所述隔离门控制器对所述集成电路的当前状态进行响应以将所述多个差错隔离门中的相应的差错隔离门控制为所述闭合状态或所述断开状态，其中

所述隔离门控制器控制所述差错隔离门使得至少一个电路单元是被驱动在所述当前状态并且在所述当前状态中没有被用来执行数据处理操作以确定来自所述差错隔离电路单元的一个或多个输出信号的差错隔离电路单元，所述差错隔离电路单元被处于所述闭合状态的差错隔离门包围以便阻止出现在所述差错隔离电路单元内的信号差错传播到其它电路单元。

14.如权利要求13所述的集成电路，其中所述信号差错是瞬时差错。

15.如权利要求13和14中的任何一个所述的集成电路，其中所述当前状态取决于当前正被处理的一个或多个程序指令。