[发明专利]制作无位错应变晶体薄膜的方法

说明书

技术领域

本发明的领域通常涉及用于形成拉伸应变或压缩应变晶体(例如硅)薄膜的方法和工艺。更具体地说，本发明的领域涉及用于形成薄膜的方法和工艺。

背景技术

应变硅被逐渐用于改进硅基CMOS晶体管的性能。例如，当传统器件达到物理尺寸极限时，拉伸应变硅是最有望用来改进I_on/I_off比和互导的解决方案中的一种。由于应变硅具有易于集成到CMOS工艺、标准MOSFET结构、以及电路设计中的能力，所以应变硅在半导体基器件中的应用也引起了注意。

例如，通过具有四角变形、双轴应变硅表面薄膜的体立方晶硅的移位，应变硅能够改进CMOS的性能和功能。另外，应变硅薄膜具有优于体硅(bulk silicon)的电子特性。例如，应变硅薄膜具有更高的电子和空穴迁移率，这种迁移转化为用于NMOS和PMOS晶体管的更大的驱动电流能力。

通常，利用包括多个步骤的应变硅异质结构来形成应变硅。首先，形成SiGe驰豫缓变层(relaxed graded layer)以设计SiGe合金的晶格常数。驰豫的SiGe缓变层是具有一系列层的外延生长薄膜，所述层具有逐渐增加的Ge含量直到最终的Ge组分。接着，生长出固定组分的Ge薄膜，以便将随后的应变硅薄膜与有意引入到SiGe驰豫缓变层中的失配位错空间地分离。最后的步骤是硅薄膜的沉积，当所述硅薄膜符合固定组分的SiGe层的晶格时其处于双轴拉伸的状态。

应变硅也用于与绝缘体上硅(SOI)器件相结合。例如，B.Ghyselen等公开了利用智能剥离工艺在绝缘体晶片上设计应变硅的工艺。参见B.Ghyselen等的Engineering Strained Silicon on InsulatorWafers with the SMART CUT Technology，Solid-State Electronics 48，1285-1296页(2004)。以上审定出版物的全部内容结合于此作为参考。

根据一种工艺，通过始于外延层叠层且终于中间缓变缓冲层顶部上的驰豫SiGe层，在绝缘体晶片上形成拉伸应变硅。然后，在所述驰豫SiGe层上进行氢注入，并利用智能剥离(SMART CUT)工艺来剥离外延叠层的最顶部，再将其转移至另一硅衬底。然后，在驰豫SiGe层(SGOI)的顶部上生长应变硅层。

在另一方法中，在供体晶片(donor wafer)的驰豫SiGe层上直接生长拉伸应变硅。然后，利用智能剥离工艺将包含应变硅层和驰豫SiGe层的双层转移至另一衬底。在去除SiGe层之后，拉伸应变硅层露出，从而在绝缘体上形成应变硅(sSOI)。

虽然生长应变硅层的方法已为人所知，但仍需创建基本上或完全无位错的应变硅的方法或工艺。形成应变硅的传统方法，诸如使用成分缓变的SiGe缓冲层或SiGe的氧化物，在所得到的应变硅层中产生螺旋位错。即使在B.Ghyselen等公布的方法中，SiGe层中的位错仍会转移或以其它方式传递至邻近的应变硅层。然而，形成于应变硅中的位错(尤其是螺旋位错)削弱了器件的整体性能。

发明内容

在本发明的一个方面中，形成无位错应变硅薄膜的方法包括提供两个弯曲的硅衬底的步骤。一个衬底通过在后表面上存在二氧化硅而弯曲。另一衬底通过存在氮化硅层而弯曲。对其中一个衬底进行氢注入，并且所述两个衬底在退火处理中彼此结合。将这两个衬底分离，从而将应变硅层留在一个衬底的前侧上。接着，去除后侧面上的二氧化硅层或氮化硅层以使所述衬底回复到基本上为平面的状态。可以使用所述方法形成无位错应变硅薄膜。所述薄膜可以处于拉伸或压缩应变下。

在本发明的一个方面中，在第一衬底的后侧面上形成二氧化硅层，这使得第一衬底变形为弯曲的形状。在第二衬底的后侧面上设置氮化硅层，并使第二衬底变形为弯曲的形状。然后，对第二衬底的前侧面进行氢离子注入。接着，将第一衬底的前侧面和第二衬底的前侧面在退火处理中彼此结合。将第二衬底与第一衬底分离，使得应变硅层保留在第一衬底的前侧面上。去除第一衬底后侧面上的二氧化硅层，以使第一衬底回复到基本上为平面的状态。从而形成无位错拉伸应变硅薄膜。

在上述工艺的一个方面中，对第一衬底后侧面上的二氧化硅层进行图案化。在所述工艺的另一方面中，第二衬底具有比第一衬底更薄的厚度。第二衬底的曲率可以大于第一衬底的曲率。

在上述工艺的一个方面中，通过去除氮化硅层并将第二衬底的后侧面进行化学机械抛光(CMP)处理，可以重新使用第二衬底。