[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明是关于非挥发性存储器以及其制造方法，更详而言之，是关于具有ONO(Oxide Nitride Oxide，氧化物氮化物氧化物)膜的非挥发性存储器以及其制造方法。

背景技术

近年来，已广泛使用资料可再写的半导体装置的非挥发性存储器。在此种非挥发性存储器的技术领域中，为了高储存容量化，已努力发展以存储器单元(memory cell)的小型化为目的的技术开发。

作为非挥发性存储器，已广泛使用将电荷储存于浮栅极(floating-gate)的浮栅极型闪存。然而，当进行用以实现高储存密度化的存储器单元的小型化时，难以设计浮栅极型闪存。这是因为随着浮栅极型闪存的存储器单元的小型化，穿隧氧化物膜(tunnel oxidefilm)必须薄膜化之故。然而，由于穿隧氧化物膜的薄膜化会增加流过穿隧氧化物膜的漏电流且储存于浮栅极的电荷因为引进至穿隧氧化物膜的缺陷而消失，造成可靠性的问题。

鉴于所述问题，因此有具有例如MONOS(Metal Oxide NitrideOxide Silicon；金属氧化物氮化物氧化物硅)型或SONOS(Silicon OxideNitride Oxide Silicon；硅氧化物氮化物氧化物硅)型膜的ONO(Oxide/Nitride/Oxide；氧化物/氮化物/氧化物)膜的闪存。此等闪存储器是将电荷储存于氮化硅膜层(称作夹于氧化硅膜层的陷阱层(traplayer))中。在此种闪存中，电荷是储存于作为绝缘膜的氮化硅膜层中，因此，即使在穿隧氧化物膜中有缺陷，亦如同浮栅极闪存般电荷不会消失。而且，可在一个存储器单元的陷阱层中储存多层位，有利于非挥发性存储器的高储存容量化。

以下使用第1图(a)至第1图(d)，针对具有习知ONO膜的闪存以及其制造方法(以下，称为习知技术)来加以说明。第1图(a)至第1图(d)为习知技术的闪存及其制造方法的剖面图。闪存是包含存储器单元以及外围电路。存储器单元是显示于图式左侧，而外围电路显示于图式右侧。

在第1图(a)中，在所述P型硅半导体衬底100上形成第一氧化硅膜层110作为穿隧氧化物膜、氮化硅膜层112作为陷阱层、以及第三氧化硅膜层114作为用于注入的保护膜。接着涂上光阻120，以及通过使用一般的曝光技术，形成存储器单元区域的位线以及源极/漏极区域形成区域开口部140。组件符号L11表示开口部140的宽度。

接着，参考第1图(b)，注入例如砷(As)离子至所述位线以及所述源极/漏极区域，以及进行热处理以形成成为位线以及源极/漏极区域的N型低电阻层层150。此处，组件符号L12表示低电阻层150的宽度。一组源极/漏极区域150的间所夹的区域是成为信道区域156。

然后，参考第1图(c)，去除作为保护膜的第三氧化硅膜层114以及形成第二氧化硅膜层116。

接着，参考第1图(d)，去除外围电路区域的第二氧化硅膜层116、氮化硅膜层112、以及第一氧化硅膜层110。然后，在外围电路形成区域形成成为栅极氧化物膜的第四氧化硅膜层170。并且，形成外围电路的栅极金属182，记忆单元的控制栅极，以及作为字线(word line)180的多晶硅膜层。之后，根据一般的制造方法形成存储器单元以及外围电路，完成具有ONO膜的闪存。

此外，为了降低位线的电阻值，专利文件1是揭露一种具有ONO膜的闪存，其中于部份的位线中是包含有硅化金属层。

专利文献1：日本特开2002-170891号公报

发明内容

发明所欲解决的课题

然而，在习知技术中，小型化低电阻层150(具有尺寸L12的位线以及源极/漏极区域)为困难的。尺寸L12比开口部140的尺寸L11大，而大的量为因离子注入而造成的侧面扩散的量。开口部140的尺寸L11是受限于曝光装置的波常的约一半波长。例如，若采用一般的KrF曝光装置，难以将L11作成100nm以下。因此，亦难以将L12作成100nm以下。

此外，当小型化位线以及源极/漏极区域的低电阻层150的尺寸L12时，则有位线的电阻变大，而造成写入抹除特性劣化的问题。