[发明专利]实现可切换的I/O去耦电容功能的局部ESD电轨夹

说明书

技术领域

[1]本发明涉及半导体器件和微电子电路。更具体地，涉及静电放电(ESD)保护装置和方法。

背景技术

[2]静电放电(ESD)事件可因非常高的电压或电流而损害电路元件。例如，通过电路的ESD事件传播可导致晶体管极大地超过它的电压或电流容量，遭受物理损坏，并随后失效。故障的可能性随着电路变小以及工作电压电平减小而增加。ESD事件可由于施加在装置上的相对短时期的相对高电压或电流而发生。例如，ESD事件有时由与人体接触，诸如制造或测试设备的机器，或在电活性环境中引起，如可在许多消费者用具中发生。各种ESD事件可出现在电子装置中，包括集成电路的衬垫之间的放电，电压馈送末端之间的放电，以及衬垫和电压馈送末端之间的放电。各种类型的ESD保护电路在现有技术中被用于保护IC(集成电路)使之免受由制造、测试和操作期间ESD事件的发生而造成损害。通常，ESD保护电路设计成能保护集成电路的输入/输出电路和内部电路使之免受静电能极大的和突然的放电。

[3]一种已知的方法是在微电子电路之外提供ESD保护。除了别的问题以外，该方法可不利地影响电路的负载电容、电阻、速度、线性、频率响应、稳定性或转换速率。另一种可能的解决方法是使电路能够更好地承受ESD事件的较高电压。该解决方法也可不利地影响电路的性能，并且对许多应用而言都是无法接受的。外部的ESD保护电路还可以被放置于功能电路通道内。然而，在许多应用中，额外的负载和电容是无法接受的。在IC装置中提供ESD保护的额外挑战在于始终存在的减少模片面积以及减少电流漏泄的希望。

[4]由于这些及其它问题，就存在着对这样的电路和方法的需求：这些电路和方法向微电子电路提供承受ESD事件而不会在正常操作期间不利地影响功能电路通道的性能的能力。

发明内容

[5]在实现本发明的原则时，根据其优选实施例，本发明的方法和电路是参考示范性实施例进行描述的，示范性实施例提供可在电容性去耦状态和ESD保护状态之间切换的分布式ESD保护。

[6]根据本发明的一个方面，提供一种方法，该方法可使电路具有响应检测到静电放电事件存在与否的可选择的电容性去耦通道和ESD分流通道。

[7]根据本发明的另一个方面，电路实施例包括可操作地耦合在一起的控制电路、静电放电装置和控制节点，以响应静电放电事件而将电路从去耦模式切换到静电放电模式。

[8]根据本发明的另一个方面，电路实施例包括多个静电放电响应分支电路。静电放电响应分支电路进一步地包括控制电路、静电放电装置和控制节点。该结构可工作来响应静电放电事件而将静电放电响应分支电路从去耦模式切换到静电放电模式，从而提供静电放电耗散的分流通道。

[9]本发明提供的技术优势包括但不限于提供响应ESD事件发生的可选择的电容性去耦和ESD分流。本发明的这些及其它特征、优势和好处可由本领域普通技术人员经过仔细考虑结合附图对本发明典型实施例的详细说明而理解。

附图描述

[10]经过考虑下列详细描述和附图，可更清楚地理解本发明，其中：

[11]图1是根据本发明的ESD保护单元的优选实施例的例子的原理图；

[12]图2A是说明正常模式下的操作的本发明优选实施例的例子的原理图；

[13]图2B是说明保护模式下的操作的本发明优选实施例的例子的原理图；

[14]图3是描述在装置的输入/输出节点配置的本发明优选实施例的例子的原理图；

[15]图4是在图3的电路工作期间电压变化的例子的图解表示；

[16]图5是在图3的电路工作期间电流变化的例子的图解表示；

[17]图6是在图3的电路工作期间功率耗散的例子的图解表示；

[18]图7是在图3的电路工作期间能量耗散的例子的图解表示；

[19]图8是在图3的电路工作期间电压变化的另一个例子的图解表示；

[20]图9是在图3的电路工作期间电流变化的另一个例子的图解表示；

[21]图10是在图3的电路工作期间功率耗散的另一个例子的图解表示；

[22]图11是在图3的电路工作期间能量耗散的另一个例子的图解表示；以及

[23]图12是在图3的电路工作期间电容范围对照选定频谱的例子的图解表示。