[发明专利]包括统一占用面积的半导体管芯封装及其制造方法

说明书

相关申请的交叉参考

不适用

发明背景

FLMP(引线模制封装中的倒装芯片)是功率MOSFET封装领域中正在开发 的一种重要的封装技术。其电和热性能仍然是本行业中最好的。它在引线框(带栅 极和源极连接)上使用倒装芯片MOSFET技术。管芯的背面在封装内露出。在某 些情况下，露出的管芯背面可用作该封装的漏极端。

虽然FLMP型封装是理想的，但是FLMP型封装内的管芯尺寸可能变化。这 导致带有可变占用面积(footprint)的管芯封装。在某些情况下，占用面积由在电 路板上安装该封装所需的可焊表面量来确定。如果可生产带有不同管芯尺寸的封 装，同时具有“统一的”占用面积而非不同的占用面积，则将是合乎需要的。

本发明的各实施例单独或共同地解决这些和其他问题。

发明概述

本发明的各实施例涉及半导体管芯封装、电气组件及方法。

本发明的一个实施例涉及一种半导体管芯封装，包括：具有第一表面和第二 表面的半导体管芯；引线框结构，其中半导体管芯耦合至该引线框结构；围绕该管 芯的至少一部分和引线框结构的至少一部分形成并且具有一外表面的模制材料，其 中该半导体管芯的第一表面与模制材料的外表面基本平齐；以及在模制材料外表面 上的可焊层。

本发明的另一个实施例涉及一种方法，包括：提供具有第一表面和第二表面 的半导体管芯；将该半导体管芯附连至引线框结构，其中该半导体管芯与引线框结 构相耦合；围绕该管芯的至少一部分和引线框结构的至少一部分形成模制材料，其 中形成的模制材料包括一外表面，且其中该半导体管芯的第一表面与模制材料的外 表面基本平齐；以及在模制材料外表面上形成可焊层。

其他实施例涉及电气组件。

随后将进一步详细描述这些和其他实施例。

附图简述

图1示出了带有不同的露出管芯表面的不同半导体管芯封装。

图2(A)至2(H)示出了用露出的管芯表面形成半导体管芯封装的工艺步 骤。

图3(A)至3(D)，图4(A)和4(B)示出了管芯封装的立体底视图。

图4(C)示出了被安装在电路板上的图4(A)和4(B)的管芯封装的侧截 面图。

图5(A)和5(B)示出了管芯封装的立体底视图。

图5(C)示出了被安装在印刷电路板上的图5(B)所示的管芯封装的侧截面 图。

图6(A)和6(B)示出了管芯封装的立体底视图。

图7(A)和7(B)示出了当被安装在电路板上时图6(A)和6(B)的管芯 封装的侧截面图。

图8(A)和8(B)、图9(A)和9(B)以及图10(A)和10(B)示出了 管芯封装的立体底视图。

图11示出了带有管芯的露出表面的管芯封装的侧截面图，其中该管芯的露出 表面位于管芯封装顶部而非该管芯封装的底部。

图12示出了根据本发明另一实施例的管芯封装的侧截面图。

图13示出了根据本发明另一实施例的其中散热器附连至管芯封装的顶面的管 芯封装的侧截面图。

详细描述

本发明的各实施例涉及用于制造半导体管芯封装、管芯封装和电气组件的方 法。

根据本发明一个实施例的一个示例性半导体管芯封装可具有包括通过模制材 料在该封装中露出的金属化背面的半导体管芯。可焊层在模制材料上形成以增大该 管芯封装的可焊面积。通过在管芯封装上形成可焊层，能够建立统一的占用面积 (即，与同其他管芯封装相关联的占用面积相对应的占用面积)而不考虑管芯封装 内管芯的横向尺寸。

在模制材料被模塑之后，能够在封装内的模制材料上形成可焊层。该可焊层 可以覆盖该封装的部分或全部底侧(或顶侧)。它可以与通过模制材料露出的管芯 表面相接触，也可以不相接触。它还可以用作在管芯的露出的金属化背面与PCB (印刷电路板)上的导电焊盘之间的互连介质。焊料或导电粘合剂可用于将管芯封 装内的可焊层耦合至PCB。顶部可焊层有助于外部散热器的附连。