[发明专利]不受自动生成的虚设形状影响的电路元件功能匹配

说明书

技术领域

本发明一般地涉及集成电路(IC)设计，更具体地说，涉及提供了不 受使用自动生成的虚设形状的影响的电路元件的匹配功能的集成电路设 计。

背景技术

随着硅技术提供了不断增加的集成水平，专用集成电路(ASIC)设计 者不断面临使用相同或更少的资源来提高生产率并生产越来越大的设计的 难题。使用更小的电路元件(有时称为“微元件(macros)”，对于集成 电路(IC)的一部分，每个微元件都包括预定的结构并且可以重复使用) 是解决该难题的一种技术。使用重复的电路元件消除了集成电路设计者不 断地重新设计芯片部分的需要，从而提高了生产率。因此，涉及使用集成 电路电路元件的设计重用方法成为集成电路设计的重要部分。

使用集成电路电路元件的设计者面临提供对于这些集成电路电路元件 具有可预测功能的产品的难题。一个难题是匹配集成电路设计中不同位置 的相同电路元件的两个或更多实例的电气性能。这通常与自动生成的填充 形状(在布局完成后和在设计者完成了所有电路分析后将其放置在总体设 计中)不一致。具体地说，如果设计系统使用自动放置的“虚设填充”或 其他自动生成的虚设形状，所述虚设形状将被自动放置在电路元件周围。 如果电路元件是敏感电路，设计者可能希望确保电路元件功能的每个实例 都与集成电路中的每个其他实例尽可能相同地匹配。但是，自动生成的虚 设形状通常位于跨集成电路设计的相容网格上，使得电路元件的不同实例 可以发现自身处于不同的局部环境。即，当放置在集成电路设计中时，不 能保证相同电路元件的不同实例将看到相同的局部环境(如，虚设填充和 空穴形状)。任何因此引起的电气参数(例如，电阻，电容等)的失配对 设计者都是未知的，并且导致所讨论的精密电路的功能降级。为了解决该 问题，许多设计者试图禁止在敏感电路附近自动生成虚设形状，并且手动 放置所有需要的虚设形状。但是，该方法对于设计者更困难，并且通常对 总体工艺性和处理窗口不利。

有鉴于此，本领域需要一种克服相关领域问题的方法来设计集成电路。

发明内容

本发明包括控制在敏感电路元件周围的虚设形状的放置的方法、系统 和程序产品，使得对于每个电路元件来说，所述虚设形状至少是基本相似 的，尽管所述虚设形状是自动生成的。在一个实施例中，本发明包括向设 计者提供虚设形状图案的间距信息，并且允许以一个或多个所述间距的整 数倍来放置电路元件，使得在所述电路元件的每个实例周围，所述虚设形 状至少是基本相似的。另一个实施例包括允许在电路元件周围放置标记 (marker)，以指示其中虚设形状将基本相同的区域，然后使用所述标记 来放置所述电路元件。对于所述电路元件的每个实例来说，在所述标记内 生成的虚设形状确保了基本相同的虚设形状。本发明还包括所形成的集成 电路。

本发明的第一方面涉及一种形成集成电路的一部分的方法，所述方法 包括以下步骤：提供虚设形状图案，所述虚设形状图案中的虚设形状之间 具有X间距和Y间距；允许将多个基本相同的电路元件放置在衬底上，所 述电路元件间隔所述X间距和所述Y间距中的至少一个间距的整数倍；以 及生成所述电路元件和所述电路元件之间的所述虚设形状图案以提供与每 个所述电路元件相邻的基本相似的虚设形状。

本发明的第二方面涉及一种集成电路，所述集成电路包括：衬底上的 虚设形状图案，所述虚设形状图案在其中的虚设形状之间具有X间距和Y 间距；以及所述衬底上的多个基本相同的电路元件，所述电路元件间隔所 述X间距和所述Y间距中的至少一个间距的整数倍，使得基本相似的虚设 形状与每个所述电路元件相邻。

本发明的第三方面涉及一种包括计算机可用介质的计算机程序产品， 所述计算机可用介质中包含计算机可读程序代码以便使用多个相同的电路 元件来设计集成电路(IC)，所述程序产品包括：用于获取集成电路设计 的虚设形状图案中的虚设形状的X间距和Y间距的程序代码；以及用于将 所述多个基本相同的电路元件放置为间隔所述虚设形状的所述X间距和所 述Y间距中的至少一个间距的整数倍，以提供与每个所述电路元件相邻的 基本相似的虚设形状的程序代码。