[发明专利]使用多组地址/数据线的存储器访问

说明书

技术领域

本发明一般涉及存储器访问。

背景技术

图1图示现有技术的存储器系统100，它包括存储控制器110和存储器120。存储控制器110通过一组地址线112、一组地址/数据线114、控制线116和至时钟存储器120以实现同步存储器访问的时钟(CLK)线118耦合到存储器120。

参考图2的读访问时序图200，存储控制器110请求通过在地址线112上输出高阶地址部分(A1_H)、在地址/数据线114上输出低阶地址部分(A1_L)以及在控制线116上输出读命令、活动地址有效(/ADV)控制信号以及活动芯片启用(CE)控制信号来请求读访问。在连续的时钟周期内，存储器120响应活动的/ADV信号锁存地址部分A1_H和A1_L，在通过连接A1_H和地址A1_L形成的地址A1处开始访问存储的数据字(D1、D2、D3和D4)，并在连续时钟周期内在地址/数据线114上将数据字D1、D2、D3和D4输出到存储器控制110。

在存储器120具有两个时钟周期的访问等待时间和地址/数据线114一次载送16位数据字的情况中，在六个时钟周期内执行地址A1处的64位数据(四个16位数据字)的一次读访问。在完成此次读访问和存储器120的预充电操作之后，可以启动另一次访问以读取地址A2处的另一个64位数据。如图2所示，可以在启动第一次读访问之后八个时钟周期启动此第二次读访问。因此可以在30个时钟周期内执行四次连续的访问来读取256位数据(16个16位数据字)，即用于前三次访问的3×8个时钟周期加上第四次访问的6个时钟周期。

在一些情况中，当不同存储单元(例如上文的A1和A2)处访问数据时引起的等待时间处罚由于常规方式下需要单独存储器访问操作而会太大。因此，所需要的是用于减少对不同存储单元处的数据的访问时间的方法和设备。

发明内容

一个或多个实施例提供一种用于访问具有多个地址模式的存储装置的方法。该方法一般包括：如果选择单地址模式，则在第一和第二组线上接收单地址的多个部分，使用单地址来访问存储装置的第一和第二存储器阵列并使用第一和第二组线接收或发送数据。该方法一般包括：如果选择多地址模式，则在第一和第二组线上接收第一和第二地址的多个部分，使用第一地址来访问第一存储器阵列并使用第一组线接收或发送数据，以及使用第二地址来访问第二存储器阵列并使用第二组线接收或发送数据。

一个或多个实施例提供一种用于访问存储装置的方法。该方法一般包括：在第一和第二组线上接收第一和第二地址的多个部分，使用第一地址来访问存储装置的第一存储器阵列并使用第一组线接收或发送数据，以及使用第二地址来访问存储装置的第二存储器阵列并使用第二组线接收或发送数据。

一个或多个实施例提供一种设备，该设备一般包括可独立寻址的第一和第二存储器阵列，第一和第二组地址/数据线和控制电路。在第一地址模式中，控制电路一般配置为在第一和第二组地址/数据线上接收单地址的多个部分，使用单地址来访问存储装置的第一和第二存储器阵列并使用第一和第二组地址/数据线接收或发送数据。在第二地址模式中，控制电路一般配置为在第一和第二组地址/数据线上接收第一和第二地址的多个部分，使用第一地址来访问第一存储器阵列并使用第一组地址/数据线接收或发送数据，以及使用第二地址来访问第二存储器阵列并使用第二组地址/数据线接收或发送数据。

一个或多个实施例提供一种设备，该设备一般包括可独立寻址的第一和第二存储器阵列、用于在第一和第二组线上接收第一和第二地址的多个部分的电路、用于使用第一地址来访问第一存储器阵列并使用第一组线接收或发送数据的电路、以及用于使用第二地址来访问第二存储器阵列并使用第二组线接收或发送数据的电路。