[发明专利]用于接收和/或用于解码数据信号的接口电路及方法

权利要求书

1.一种接口电路(100；100’)，用于接收和/或解码数据信号(D；R，G，B)，尤其是用于恢复数据信号(D；R，G，B)，所述数据信号(D；R，G，B)尤其是高速数据信号，例如高速顺序数字数据信号，

-接口电路(100；100’)包括至少一个采样装置(16，18)，可向所述至少一个采样装置提供至少一个采样时钟信号(SC)，以及

-接口电路(100；100’)被设计用于延迟采样时钟信号(SC)，尤其是用于产生具有n个不同相位的多相采样时钟信号(PC[n-1:0])，

其特征在于

采样时钟信号(SC)，尤其是多相采样时钟信号(PC[n-1:0])与以下信号异步：

-至少一个接口时钟信号(IC)，可向接口电路(100；100’)，尤其是接口电路(100；100’)的输入提供所述至少一个接口时钟信号(IC)，和/或

-数据信号(D；R，G，B)。

2.根据权利要求1所述的接口电路，其特征在于，通过测量运行长度和/或通过测量运行时间，例如通过实现至少一个运行长度数据解码算法或至少一个运行时间数据解码算法，接收和/或解码数据信号(D；R，G，B)，尤其是恢复数据信号(D；R，G，B)，以便确定数据信号(D；R，G，B)的分数位置。

3.根据权利要求1或2所述的接口电路，其特征在于，采样时钟信号(SC)，尤其是多相采样时钟信号(PC[n-1:0])，与以下信号既没有固定的相位关系，也没有固定的频率关系：

-接口时钟信号(IC)，所述接口时钟信号(IC)源自至少一个接口时钟单元或至少一个接口时钟信道(14)，和/或

-数据信号(D；R，G，B)。

4.根据权利要求3所述的接口电路，其特征在于

-多相时钟产生装置(10，12)，尤其是多相时钟产生装置(10，12)中的至少一个锁相环单元(10)，被设计用于从至少一个基准时钟信号(RC)，尤其是自由运行的基准时钟信号(RC)中导出采样时钟信号(SC)，和/或

-多相时钟产生装置(10，12)，尤其是多相时钟产生装置(10，12)的至少一个延迟锁定环单元(12)被设计用于

--延迟采样时钟信号(SC)，尤其是用于产生具有n个不同相位的多相采样时钟信号(PC[n-1:0])，和/或

--延迟数据信号(D；R，G，B)。

5.根据权利要求1至4之一所述的接口电路，其特征在于采样装置(16，18)包括

-至少一个第一采样器单元(16)，被提供有来自多相时钟产生装置(10，12)，尤其是来自延迟锁定环单元(12)的多相采样时钟信号(PC[n-1:0])，和/或

-至少一个第二采样器单元(18)，被提供有

--来自多相时钟产生装置(10，12)，尤其是来自延迟锁定环单元(12)的多相采样时钟信号(PC[n-1:0])，和

--数据信号(D；R，G，B)。