[发明专利]形成介电膜的方法和利用该方法在半导体器件中形成电容器的方法

说明书

技术领域

本发明涉及在半导体器件中形成介电膜的方法和利用该方法形成电容器的方法。更具体而言，涉及使用原子层沉积(ALD)方法在半导体器件中形成介电膜的方法以及利用该方法形成电容器的方法。

背景技术

最近，随着动态随机存储器(DRAM)设计规则(design rule)的减小，单元区域减小，电容器的存储节点深宽比大幅增加。因此，保证每个单位单元所需的介质电容(dielectric capacity)变得困难。

传统上，介电膜形成为氧化物/氮化物/氧化物(ONO)层结构以保证介质电容。然而，最近已经对具有氧化铝(Al₂O₃)层(ε＝9)、二氧化铪(HfO₂)层(ε＝25)、或者HfO₂/Al₂O₃叠层的介电膜进行了积极的研究，试图获得较大的介质电容，其中所述的Al₂O₃层与HfO₂层都具有高的介电常数。而且，这种介电膜的形成使用的是原子层沉积(ALD)方法而非传统的化学气相沉积(CVD)方法，以应对大的深宽比。

然而，对于用HfO₂/Al₂O₃叠层形成的介电膜，整个介电膜的介电特性和漏电流特性取决于每种材料的相应的介电常数ε和带隙能Eg。也就是说，由传统叠层HfO₂/Al₂O₃形成的介电膜显示出的电特性是由每个层特性的组合而形成，如下文所述。

通常，Al₂O₃层的介电常数ε和带隙能Eg分别为9和9eV。另一方面，HfO₂层的介电常数和带隙能Eg通常认为分别是25和5.6eV。也就是说，整个介电膜的介电特性受HfO₂层的影响，漏电流特性受Al₂O₃层带隙能Eg的影响。相反，整个介电膜的漏电流特性由于HfO₂层的低带隙能Eg而变差，整个介电膜的绝缘特性由于Al₂O₃层的低介电常数而变差。因此，如果介电膜用于DRAM器件的电容器中，在降低介电膜厚度方面存在大的局限。

然而，Al₂O₃层起降低HfO₂层结晶温度的作用，所述HfO₂层是构成介电膜的另一层，而且通过这种作用，减小介电膜的漏电流。因此，为了改善介电膜的特性，通常需要控制与Al₂O₃层一起形成介电膜的氧化物材料的介电常数和带隙能。

发明内容

技术问题

本发明的一个目的是提供一种在半导体器件中形成介电膜的方法，此方法可改善介电特性以及漏电流特性。

本发明的另一个目的是提供一种使用所述形成介电膜的方法在半导体器件中形成电容器的方法。

技术解决方案

依照本发明的一个方面，提供一种形成介电膜的方法，包括：在晶片上形成预定厚度的二氧化锆(ZrO₂)层，此厚度不允许形成的ZrO₂层连续。接着在没有形成ZrO₂层的晶片部分上形成预定厚度的氧化铝(Al₂O₃)层，此厚度不允许形成的Al₂O₃层连续。

依照本发明的另一个方面，提供一种形成介电膜的方法，包括：在晶片上形成预定厚度的Al₂O₃层，此厚度不允许形成的Al₂O₃层连续。接着在没有形成Al₂O₃层的晶片部分上形成预定厚度的ZrO₂层，此厚度不允许形成的ZrO₂层连续。