[发明专利]碳化硅MOS场效应晶体管以及其制造方法

说明书

技术领域

本发明涉及以碳化硅为原料的低通态电阻、高电压的纵型MOSFET的结构以及制造方法。

背景技术

单晶碳化硅(SiC)与单晶硅(Si)相比，具有带隙宽、绝缘破坏强度大、电子的饱和漂移速度大等优良的物理性能。因而，通过将SiC用作原材料，可以制作超过了Si的界限的高耐压且低电阻的电力用半导体元件。另外，SiC与Si同样具有通过热氧化可以形成绝缘层的特征。从这几点来看，我们认为可以实现以单晶SiC为原料的高耐压且低通态电阻的纵型MOSFET，并进行多次的研究开发。

在将SiC用作原料时，通过一般应用在Si上的双重扩散法制作纵型MOSFET是行不通的。这是因为杂质元素的扩散系数在SiC结晶内极小，故由于p以及n型杂质的横向扩散长度的差而不能形成沟道区域。因此，与Si的D-MOSFET类似的纵型MOSFET通过p以及n型杂质的离子注入来制作。但是，在该方法中，因离子注入而引起的大量的结晶缺陷残留在沟道区域内，并使在沟道内感应的导电电子散乱，因此电子迁移率降低。用双重离子注入法制作的SiC纵型MOSFET，其沟道迁移率为5cm²/Vs以下，与Si的D-MOSFET的约500cm²/Vs相比非常小。其结果，带来了通态电阻远远高于理论值的问题。

作为解决该问题的方法，提出了不是用离子注入而是用淀积膜形成沟道区域的结构。在平成14年10月18日申请的特愿2002-304596中公开了其代表性的例子。图7是其单位单元的剖面图。在该结构中，在高浓度n型衬底1上淀积了低浓度n型漂移层2，在该n型漂移层2的表面上通过离子注入形成高浓度p型栅极层31，进而在其上淀积了低浓度p型层32。在该低浓度p型层32的表面部分上，通过离子注入分别有选择地形成n型源极层5，隔着栅极氧化膜6形成栅极7，进而隔着层间绝缘膜8形成源极9，并在栅极氧化膜6的正下方的低浓度p型淀积层32内形成沟道区域11。而且，其特征在于贯通该低浓度p型淀积层32后到达n型漂移层2的n型基极层4，是通过从表面进行的n型杂质的离子注入而有选择地形成的(以下，将该n型基极层4也称为“注入返型层”)。在该结构中，由于沟道区域11形成在没有进行离子注入的低浓度p型淀积层内，因此可以得到导电电子的高迁移率，从而可以制作通态电阻小的纵型MOSFET。另外，在电压阻断状态下，纵沟道部分24因从高浓度p型栅极层31向低浓度n型漂移层2沿着横向扩展的耗尽层而被较低的电压完全地夹断，因此具有可以防止电场向沟道区域11附近的栅极氧化膜等泄漏，从而提高源·漏耐电压的特征。

但是，在该结构中，也存在如下所述的妨碍进一步的高耐压化和低通态电阻化的问题。其一，在电压阻断状态下，到纵沟道部分24因从高浓度p型栅极层31向低浓度n型漂移层2沿着横向扩展的耗尽层而被完全地夹断为止，耗尽层在所述n型基极层4(注入返型层)内也向上方扩展。在该注入返型层的杂质浓度低，厚度薄的情况下，在纵沟道部分完全地夹断之前，耗尽层就到达与栅极氧化膜6的界面，在存在于栅极7和n型基极层4之间的栅极氧化膜上施加较强的电场，引起绝缘破坏。另外，还存在如下的问题，即，在纵沟道部分夹断之后，随着电压的增加，该电场变强，源·漏间的耐电压因该部分的栅极氧化膜的绝缘破坏而被限制得较低。

进而，虽然由于沟道区域11形成在低浓度p型淀积膜32内，因此沟道内的电子迁移率应该是较大的值，但实际上基于以下的理由，并没有大到如期待的那样。即，低浓度p型淀积膜32直接形成在被离子注入成高浓度的p型栅极层31上，作为该高浓度注入层上的淀积膜的单晶膜的物理性能容易被严重地损坏，尤其是当淀积膜的厚度较薄时，由于显著地受到基础层的影响，膜中的电子迁移率不会变大。其结果，存在通态电阻不会变得像期待的那样小的问题。

以往提出的纵型MOSFET的结构为，像这样将沟道区域设在低浓度p型淀积膜内，并通过有选择的离子注入将该淀积膜的一部分注入成n型以形成电子通路。以SiC作为原料制作的这种结构的纵型MOSFET的难以进一步的高耐压化和低通态电阻化。将低浓度p型淀积膜32加厚到某个程度以上，就可以避免这个问题。这是由于如果加厚该淀积膜，利用较厚的n基极层4可以降低栅极氧化膜所承受的电场，另外，沟道区域便可以形成在离高注入层更远的高品质的淀积膜内。