[发明专利]使用沉陷沟槽具有顶部漏极的半导体功率器件

说明书

相关申请交叉参考

本申请要求2004年8月3日提交的美国临时申请No.60/598,678的权益，其内容结合于此以作参考。而且，本申请涉及2004年12月29日提交的题为“功率半导体器件及其制造方法”的申请No.11/026,276，其内容结合于此作为参考。

技术领域

本发明通常涉及半导体功率器件，更具体地说，涉及使用沉陷沟槽(sinker trench)的具有顶部漏极接触的功率器件。

背景技术

与具有横向结构(其所有的相互连接均可在上芯片表面上获得)的集成电路(IC)不同，许多功率半导体器件具有垂直结构，其中，芯片的背面为活动的(active)电连接。例如，在垂直功率MOSFET结构中，源极和栅极连接位于芯片的顶表面处，而漏极连接位于芯片的背面。对于一些应用，希望实现在顶部能够获得漏极连接。为此使用沉陷沟槽结构。

在第一技术中，从芯片的顶部向下延伸至基板(其形成器件的漏极接触区)的扩散沉陷槽用来使得在芯片顶部表面处可获得漏极接触。该项技术的缺点在于在扩散沉陷槽形成期间的横向扩散造成大量硅区域的消耗。

在第二技术中，从芯片的顶部延伸通过芯片背面的金属填充通道用来使该背面与芯片的顶部相连。尽管该项技术不会如扩散沉陷槽技术中那样会造成有源区(active area)的损失，但是该项技术需要形成深沟道，这增加了制造工艺的复杂性。此外，在传导期间，在电流到达漏极接触之前，电流需要沿基板传输很长的距离，从而造成导通电阻Ron很高的器件。

因此，需要一种改进的沟槽结构，以便于使得在顶部处可以获得背面接触。

发明内容

根据本发明的实施例，半导体功率器件包括第一导电型基板和第一导电型外延层，该外延层位于该基板上方并与之相接触。第一沟槽延伸到并终止于外延层内。沉陷沟槽从外延层的顶表面延伸穿过外延层，并终止于基板内。沉陷沟槽与第一沟槽横向隔开，并且比第一沟槽更宽且延伸得更深。沉陷沟槽仅沿沉陷沟槽侧壁以绝缘体作衬里，从而填充沉陷沟槽的导电材料沿沟槽的底部与基板进行电接触，并沿沟槽的顶部与互连层进行电接触。

根据本发明的另一实施例，半导体功率器件如下形成。外延层形成在基板上方，并与之接触。外延层和基板是第一导电型的。限定用于形成第一沟槽的第一开口以及用于形成沉陷沟槽的第二开口，使得第二开口宽于第一开口。进行硅蚀刻，通过第一和第二开口同时蚀刻，以形成第一沟槽和沉陷沟槽，使得第一沟槽终止于外延层内，而沉陷沟槽终止于基板内。以绝缘体作为沉陷沟槽侧壁和底部的衬里。用导电材料填充沉陷沟槽，使得导电材料沿沉陷沟槽的底部与基板进行电接触。在外延层上方形成互连层，使得互连层沿沉陷沟槽的顶表面与导电材料进行电接触。

根据本发明的再一实施例，半导体功率器件包括在基板上方的硅区域中延伸的多组带状沟槽。连贯的沉陷沟槽完全包围多组带状沟槽中的每一组，以便使多组带状沟槽彼此绝缘。连贯的沉陷沟槽从硅区域的顶表面延伸穿过硅区域，并终止于基板内。连贯的沉陷沟槽仅沿沉陷沟槽侧壁以绝缘体作衬里，从而填充连贯的沉陷沟槽的导电材料沿连贯沉陷沟槽的底部与基板进行电接触，并沿连贯沉陷沟槽的顶部与互连层进行电接触。

根据本发明的再一实施例，半导体功率器件包括在基板上方的硅区域中延伸的多组带状栅极沟槽。多个带状沉陷沟槽中的每一个均在多组带状栅极沟槽中的两个相邻组之间延伸。多个带状沉陷沟槽从硅区域的顶表面延伸穿过硅区域，并终止于基板内。多个带状沉陷沟槽仅沿沉陷沟槽侧壁以绝缘体作衬里，从而填充每个沉陷沟槽的导电材料沿沉陷沟槽的底部与基板进行电接触，并沿沉陷沟槽的顶部与互连层进行电接触。

根据本发明的另一实施例，半导体封装器件容纳包括功率器件的芯片。该芯片包括基板上方的硅区域。多个第一沟槽中的每一个在硅区域中延伸。连贯沉陷沟槽沿芯片的周边延伸，以便完全包围多个第一沟槽。连贯沉陷沟槽从芯片的顶表面延伸穿过硅区域，并终止于基板内。连贯沉陷沟槽仅沿沉陷沟槽侧壁以绝缘体作衬里，从而填充连贯沉陷沟槽的导电材料沿连贯沉陷沟槽的底部与基板进行电接触，并沿连贯沉陷沟槽的顶部与互连层进行电接触。设置在栅格阵列中的多个互连球包括电连接至连贯沉陷沟槽中导电材料的多个互连球的外部组。

附图说明

图1示出了根据本发明实施例的示例性垂直功率器件的简化横截面视图；

图2-图4示出了根据本发明示例性实施例的具有一个或多个沉陷沟槽的垂直功率器件的各种俯视布局图；以及

图5是示出了根据本发明示例性实施例的球栅阵列封装件中的互连球相对于沉陷沟槽的位置的俯视图，其中沉陷沟槽沿位于球栅阵列封装件中的芯片的周界延伸。