[发明专利]使用沉陷沟槽具有顶部漏极的半导体功率器件

权利要求书

1.一种半导体功率器件，包括：

第一导电型基板；

第一导电型外延层，所述外延层位于所述基板的上方并与所述基板相接触；

第一沟槽，延伸到并终止于所述外延层内；

沉陷沟槽，从所述外延层的顶表面延伸穿过所述外延层并终止于所述基板内，所述沉陷沟槽与所述第一沟槽横向隔开，所述沉陷沟槽比所述第一沟槽宽且延伸得更深，所述沉陷沟槽仅沿所述沉陷沟槽的侧壁以绝缘体作衬里，使得填充所述沉陷沟槽的导电材料沿所述沟槽的底部与所述基板进行电接触，并沿所述沟槽的顶部与互连层进行电接触。

2.根据权利要求1所述的半导体功率器件，进一步包括：

第二导电型阱区域，位于所述外延层中；

第一导电型源极区域，位于所述阱区域中，所述源极区域在所述第一沟槽的侧部；

栅极介电层，至少作为所述第一沟槽的侧壁的衬里；以及

栅电极，至少部分地填充所述第一沟槽，

其中，与所述栅电极电接触的栅电极接触层、与所述源极区域电接触的源极接触层、以及与所述基板电接触的漏极接触层都沿着所述半导体功率器件的一个表面。

3.根据权利要求1所述的半导体功率器件，其中，所述导电材料包括以下中的一种或多种：掺杂质的多晶硅、选择性外延硅(SEG)、金属、和金属化合物。

4.根据权利要求1所述的半导体功率器件，其中，所述绝缘体包括以下之一：氧化物、氮化硅、氮氧化硅、氧化物和氮化物的多层、低k绝缘材料、和高k绝缘材料。

5.一种半导体功率器件，包括：

第一导电型基板；

第一导电型外延层，所述外延层位于所述基板上方并与所述基板相接触；

第二导电型阱区域，位于所述外延层中；

栅极沟槽，其延伸穿过所述外延层和所述阱区域并终止于所述基板内，所述栅极沟槽包括至少作为所述栅极沟槽的侧壁衬里的栅极介电层，以及至少部分地填充所述栅极沟槽的栅电极；

第一导电型源极区域，其位于所述阱区域中，所述源极区域在所述栅极沟槽的侧部；以及

沉陷沟槽，从所述外延层的顶表面延伸穿过所述外延层并终止于所述基板内，所述沉陷沟槽与所述第一沟槽横向隔开，所述沉陷沟槽比所述第一沟槽宽，所述沉陷沟槽仅沿所述沉陷沟槽侧壁以绝缘体作衬里，使得填充所述沉陷沟槽的导电材料沿所述沟槽的底部与所述基板进行电接触，并沿所述沟槽的顶部与互连层进行电接触。

6.根据权利要求5所述的半导体功率器件，其中，所述导电材料包括以下中的一种或多种：掺杂质的多晶硅、选择性外延硅(SEG)、金属、和金属化合物。

7.根据权利要求5所述的半导体功率器件，其中，所述绝缘体包括以下之一：氧化物、氮化硅、氧化物和氮化物的多层、氮氧化硅、低k绝缘材料、和高k绝缘材料。

8.一种形成半导体功率器件的方法，包括：

在基板上方并与所述基板接触地形成外延层，所述外延层和所述基板是第一导电型的；

限定用于形成第一沟槽的第一开口以及用于形成沉陷沟槽的第二开口，所述第二开口宽于所述第一开口；

进行硅蚀刻，通过所述第一和第二开口同时蚀刻，以形成所述第一沟槽和所述沉陷沟槽，使得所述第一沟槽终止于所述外延层内，而所述沉陷沟槽终止于所述基板内；

以绝缘体作为所述沉陷沟槽的侧壁的衬里；

用导电材料填充所述沉陷沟槽，使得所述导电材料沿所述沉陷沟槽的底部与所述基板进行电接触；以及

在所述外延层上方形成互连层，所述互连层沿所述沉陷沟槽的顶表面与所述导电材料进行电接触。

9.根据权利要求8所述的方法，其中，所述第一沟槽宽度与所述沉陷沟槽宽度的比率根据所述第一沟槽和所述沉陷沟槽的目标深度而预先选择。

10.根据权利要求8所述的方法，其中，预先选择所述第一沟槽宽度与所述沉陷沟槽宽度的比率以及所述第一沟槽与所述沉陷沟槽之间的间距，以使微载荷效应最小。

11.根据权利要求9所述的方法，其中，所述比率小于4∶1。

12.根据权利要求8所述的方法，其中，所述导电材料包括多晶硅，并且所述比率为大约2∶1。

13.根据权利要求8所述的方法，其中，所述衬里步骤中的绝缘体是氮化物-氧化物的双层。