[发明专利]用于高迁移率平面和多栅极MOSFET的混合衬底技术

说明书

技术领域

本发明涉及互补金属氧化物半导体(CMOS)器件技术，尤其涉及 CMOS结构和用于高性能CMOS应用的工艺。尤其是，本发明提供具有 高迁移率表面的混合结构，用于平面和多栅极金属氧化物半导体场效应晶 体管(MOSFET)。

背景技术

CMOS器件性能可以通过减少栅极长度和/或增加载流子迁移率来改 善。为了减少栅极长度，器件结构必须具有良好的静电完整性。公知的是， 单栅极超薄体MOSFET和例如FinFET和三栅极结构的多栅极MOSFET 相比于常规体CMOS器件具有更好的静电特性。

美国公开2004 0266076A1公开了在同一晶片上集成平面超薄体SOI MOSFET和FinFET器件的工艺。根据该公开，通过包括以下步骤的方法 制造所述结构：提供SOI结构，其包括至少位于埋层绝缘层上的顶部半导 体层，所述顶部半导体层具有至少一个位于结构的FinFET区域中的构图 硬掩模和至少一个位于结构的FET区域中的构图硬掩模；保护FET区域， 并且修整FinFET区域中的至少一个构图硬掩模；蚀刻没有受到硬掩模保 护的顶部半导体的暴露部分，停止在埋层绝缘层，所述蚀刻限定FinFET 有源器件区域和FET有源器件区域，所述FinFET有源器件区域垂直于 FET有源器件区域；保护FinFET有源器件区域，并细化FET有源器件区 域，使得FET器件区域的高度低于FinFET有源器件区域的高度；在 FinFET有源器件区域的每个暴露垂直表面上形成栅极介质，同时在FET 器件区域的暴露水平表面上形成栅极介质；以及在栅极介质的每个暴露表 面上形成构图栅极电极。

本申请中使用的所有术语“超薄”表示约小于等于30nm。本申请所 使用术语“三栅极”表示包括鳍片的三个导电沟道、一个顶部表面以及两 个垂直表面的三栅极器件。本发明所使用术语“FinFET”表示双栅极器件， 其包括高但是薄的垂直沟道区域。

本领域已知，载流子迁移率取决于表面取向。例如，电子已知具有对 (100)表面取向的高迁移率，而空穴已知具有对(110)表面取向的高迁 移率。也就是说，(100)表面上的空穴迁移率值是该结晶取向上的相应的 电子空穴迁移率的1/4-1/2。美国公开20040256700A1公开这样的方法，其 中在相同晶片上集成这两个表面，从而在高迁移率表面上形成平面 MOSFET。也就是说，在(100)表面上形成nFET并在(110)表面上形 成pFET。根据该公开，通过晶片接合两个结晶取向不同的晶片、掩蔽、 通过一个晶片蚀刻到另一个晶片以暴露其表面、以及再生长具有相同结晶 取向的半导体材料作为暴露表面，提供了具有晶体取向不同的表面的混合 衬底。

当在对准晶片平面(wafer flat)平行于<110>方向的标准(100)晶片 上形成三栅极时，如果栅极取向为平行于晶片平面，则形成沟道的混合表 面取向。参考例如图1A。该三栅极器件结构不能对n-型或者p-型MOSFET 提供最佳的迁移率。最佳的n-型三栅极FET可以通过如下获得，在标准 (100)晶片上制造n-型三栅极FET，所述标准(100)晶片的对准晶片平 面平行于<110>方向，且栅极取向为与对准晶片平面成45度。参考例如图 1B。可选的是，最佳的n-型三栅极FET可以通过如下获得，在(100)晶 片上制造n-型三栅极FET，使得对准晶片平面平行于<100>方向，并且栅 极取向平行于晶片平面。参考例如图1C。最佳的p-型三栅极FET可以通 过如下获得，在(110)晶片上制造p-型三栅极FET，使得对准晶片平面 平行于<110>方向，且栅极取向平行于对准晶片平面。参考例如图D。

目前，可以在(100)表面取向晶片上以45度角布局n-型FinFET和 p-型FinFET，以获得高迁移率nFET和pFET，然而，使用目前的光刻技 术，该布局不是优选的。而且，该方法不能同时提供高迁移率平面/多栅极 nFET和pFET。取而代之的是，希望提供一种方法，其中nFET和pFET 器件的栅极取向在相同方向，并且nFET和pFET的所有沟道都在高迁移 率表面上。目前还没有可以达到该要求的现有技术。

因此，需要衬底结构和其制造方法以制造平面和/或者多栅极 MOSFET，例如FinFET和三栅极MOSFET，其中所有沟道都取向在高迁 移率表面上，并且栅极在相同方向。

发明内容