[实用新型]封装多个记忆体晶片的封装记忆体

说明书

技术领域

本实用新型属于信息存储装置，特别是一种封装多个记忆体晶片的封装记忆体。

背景技术

如图1所示，习知的封装记忆体系为‘与晶片同尺寸的封装’(chip scalepackage)，其包括有设有镂空槽16的基板10、设有焊垫18的记忆体晶片12及复数条导线14。

记忆体晶片12设置于基板10上时，记忆体晶片12上的焊垫18则由基板10的镂空槽16露出，复数条导线14系设置于基板10的镂空槽16内，其两端分别电连接记忆体晶片12的焊垫18及基板10的第一连接端20，将讯号由基板10的第二连接端22输出。

如图2所示，以习知封装记忆体构成封装记忆体模组时，系将封装完成的两封装记忆体24设置于模板26上，由于两封装记忆体系个别封装后，再行置放于模板26上，因此，其必然占据较多的模板26空间，以致使模板26的尺寸无法达到轻薄短小的需求，且在有限的模板26空间内，无法提升封装记忆体模组的记忆容量。

另，就封装的效能而言，每记忆体晶片12个别封装成封装记忆体24时，将形成封装材料的浪费及封装速度较慢，此为现存封装记忆体的缺失。

然，若欲提升封装记忆体的容量，记忆体晶片12的堆叠方式可有效提升单一封装记忆体的容量，惟，此种记忆体晶片堆叠式的封装记忆体在制程上较为不易，相对地使其封装成本较高。

发明内容

本实用新型的目的是提供一种制程便捷、提高封装记忆体模组容量、缩小封装记忆体模组体积、节省封装材料、降低生产成本、提高封装速度的封装多个记忆体晶片的封装记忆体。

本实用新型包括基板、复数个记忆体晶片、复数条导线、第一封胶体及第二封胶体；基板设有上、下表面及由上表面贯通至下表面的复数个镂空槽，下表面设有第一、二连接点；复数个记忆体晶片设置于基板上，其中央位置形成分别由基板的镂空槽露出的焊垫；复数条导线系容置于基板的各镂空槽内，其设有电连接于记忆体晶片的焊垫的第一端点及电连接于基板的第一连接点的第二端点；第一封胶体系覆盖于基板的上表面并同时包覆住复数个记忆体晶片；第二封胶体系设于基板的各镂空槽并包覆住复数条导线。

其中：

基板的第二连接点形成用以电连接至印刷电路板的球栅阵列金属球。

基板上两个镂空槽；设置于基板上的两个记忆体晶片的焊垫对应并露出基板上的两镂空槽。

由于本实用新型包括基板、复数个记忆体晶片、复数条导线、第一封胶体及第二封胶体；基板设有上、下表面及由上表面贯通至下表面的复数个镂空槽，下表面设有第一、二连接点；复数个记忆体晶片设置于基板上，其中央位置形成分别由基板的镂空槽露出的焊垫；复数条导线系容置于基板的各镂空槽内，其设有电连接于记忆体晶片的焊垫的第一端点及电连接于基板的第一连接点的第二端点；第一封胶体系覆盖于基板的上表面并同时包覆住复数个记忆体晶片；第二封胶体系设于基板的各镂空槽并包覆住复数条导线。将复数个记忆体晶片同时封装于同一封装体内，就整体的封装效益而言，远大于单颗记忆体晶片的封装，且封装后的体积亦可较两单颗记忆体晶片单独封装后相加为小，使其完成模组组装后，可有效降低封装记忆体模组的体积或提高单一尺寸封装记忆体模组的记忆容量，可使封装记忆体模组达到轻薄短小的需求，且在组装于模板上时，仅须将含两个以上记忆体晶片的本实用新型组配于模板上，较习知单个记忆体封装的组配为便捷，相对地其整体制造成本较低；不仅制程便捷、提高封装速度，而且提高封装记忆体模组容量、缩小封装记忆体模组体积、节省封装材料、降低生产成本，从而达到本实用新型的目的。

附图说明

图1、为习知的封装记忆体结构示意剖视图。

图2、为以习知的封装记忆体构成的封装记忆体模组结构示意剖视图。

图3、为本实用新型结构示意剖视图。

图4、为以本实用新型构成的封装记忆体模组结构示意剖视图。

具体实施方式

如图3所示，本实用新型包括有基板30、两个或两个以上复数个记忆体晶片32、复数条导线34、第一封胶体36及第二封胶体38。

基板30设有上表面40、下表面42及两个或两个以上复数个由上表面40贯通至下表面42的镂空槽44。

下表面42设有第一连接点46及第二连接点48。第二连接点48形成有用以电连接至印刷电路板的球栅阵列金属球50。