[发明专利]半导体器件的生产方法及其使用的浆体

说明书

发明领域

本发明涉及特别适合于抛光有薄膜的硅基板的浆体(抛光介质)，还涉及使用这种浆体的半导体生产方法。

技术背景

当半导体器件集成变得更高时，通过形成多层布线或在储存超大集成电路中将电容单元制成三维，使器件结构制成三维的。但是，通过形成多层使其成为三维可由此得到有台阶的器件表面(在表面高度不同)。这种台阶可能导致布线图案的破坏，或平版印刷过程中景深余量缩短。为了防止这一点，多层薄膜的平面化技术是不可缺少的。为了进行毫米级范围的平面化，通常采用化学-机械抛光(缩写为“CMP”)。在浅沟隔离、金属扦头和金属线成形(金属镶嵌)中也使用化学-机械抛光，在二氧化硅薄膜、钨、多晶硅、铜等上进行过这种研究。

但是，采用这种化学-机械抛光时，在抛光时出现的任何表面凹陷和由腐蚀引起的任何台阶都可能额外地成为一个问题。顺便提及，表面凹陷是一种现象，即例如在绝缘膜中形成金属内埋布线时，由于对超过绝缘膜的过量金属抛光，产生了像盘的凹陷。腐蚀是一种现象，即在布线接近的地方，由于对与没有任何布线的部分相比过量的布线和绝缘膜抛光，产生了台阶。采用化学-机械抛光时，必需不让这些现象出现。

因此，在基板中形成内埋图案时，通常是在基板与内埋图案之间提供阻挡层，再利用不同的浆体，通过两级抛光，抛光内埋材料和阻挡材料，因此可以避免引起这种表面台阶的现象。

更具体地，在基板中形成槽，再在其表面按照顺序形成由阻挡材料组成的阻挡膜和由内埋膜材料组成的内埋膜，接着利用不同的浆体进行两-级抛光，得到埋入槽中的内埋图案，同时保持不出现表面凹陷和腐蚀。

在这种方法中，在第一级抛光时使用在内埋膜材料上的抛光速率比在阻挡材料上的抛光速率高得多的浆体，以便在阻挡膜表面除槽之外的部分除去内埋膜。然后，在第二级抛光时使用在阻挡材料上的抛光速率比在基板材料上的抛光速率高得多的浆体，以便从阻挡模上除槽之外的部分除去阻挡膜。作为这样抛光的方法，例如下述技术(a)-(c)是已知的。

(a)日本专利申请公开号10-163142公开了在钨(W)/二氧化硅(SiO₂)膜的化学-机械抛光中，使用W/SiO₂抛光-速率比(选择比)≥6以及在钨上有高抛光速率的抛光组合物，可以使表面凹陷出现得很少。

(b)日本专利申请公开号10-214834公开了一种抛光方法，其中在基板上按照下述顺序形成二氧化硅膜、钛(Ti)膜、氮化钛(TiN)膜和钨膜，此后采用化学-机械抛光法生成钨接触孔图案。在这种方法中，使用W＞Ti的抛光-速率选择比(优选地W/Ti＞2)和W/SiO₂≥3的浆体进行第一次抛光，直到钛膜没有被覆盖，然后使用Ti＞SiO₂的抛光-速率选择比和0.5≤W/SiO₂≤3的浆体进行第二次抛光，以保持不出现腐蚀。

(c)日本专利申请公开号2001-44156公开了一种抛光方法，其中以下述顺序在基板上生成二氧化硅膜、氮化钽(TaN)膜和铜(Cu)膜，再采用化学-机械抛光形成布线图案等，第一次抛光是抛光Cu和TaN，直到二氧化硅膜没有被覆盖，此后使用SiO₂/Cu的抛光-速率选择比＝0.2-5的浆体进行第二次抛光，以保持不出现腐蚀。

采用上述方法(a)在硅基板中形成内埋布线时，抛光速率的选择比是如此之大，以致SiO₂膜未被覆盖时可以很容易检测抛光终点。因此，根据这种方法，不太可能出现过度抛光，因此，如报导的那样，不怎么出现表面凹陷。但是，事实上，在布线部分的钨稍微被抛光掉，于是相应地引起表面凹陷。这种轻微的表面凹陷不可能在现在产生水平问题，但认为在将来会产生问题，这可能促使精细布线图案的发展。另外，在没有任何钨图案的部位，SiO₂几乎未被抛光时，在钨图案接近的区域中的布线部分处的钨被抛光，同时SiO₂也被抛光，尽管轻微，但不可避免地还会引起腐蚀。也存在这样一个问题。

在方法(b)中，第二次抛光的选择比设定在0.5≤W/SiO₂≤3。但是，该发明人进行的实验出现一种情况，其中事实上使用W/SiO₂抛光-速率比为约0.5或3的浆体进行抛光时，出现了表面凹陷和腐蚀。