[发明专利]测量集成半导体组件在高温时的可靠性的装置和方法

说明书

技术领域

本发明涉及到测量集成半导体组件在高温时的可靠性的装置和方法和特别是高速试验时求出半导体电路可靠性的方法。

背景技术

特别是在集成半导体电路上，还是在薄膜技术上的高可靠性在生产和以后应用时代表了非常重要的因素。因此很多试验是在制造时进行的，以便尽可能准确地说明各个产品的质量，而且还可以给出各个制造过程的质量。

因为用先进的集成密度显著减少半导体电路的结构宽度，高集成度的电路回路上的相应的结构在运行期间用非常高的电流密度和/或温度加负荷。在这种高电流密度和温度时可以导致各个半导体组件的很多机理损坏和因此导致半导体电路的损坏。

这些机理例如是电子迁徙，其中涉及到特别是在导线线路的电子方向上的材料迁徙。此外由于与高电流密度和温度有关的加负荷由于障碍降级或低共熔的金属渗入可以将半导体基质上的掺杂区变坏或破坏。另外一方面特别是在场效应晶体管结构上的这种加负荷还可以将所谓的栅极-和/或沟道氧化物的特性改变成不利的，从而又得到各个半导体组件的损坏。同样适合于构成在半导体基质上的电容，电感，存储元件等，其中例如通过与电流密度和/或与温度有关的加负荷持续地改变钝化层和中间介质层和直到可以导致半导体组件的损坏。

为了可以估计半导体电路或薄膜电路的最大寿命，因此进行很多可靠性试验，有益的是将这些可靠性试验在提高温度和电流密度时在确定的试验结构上进行。一般来说这些被提高的温度是在专门的炉子中实现的，在那里可以进行加速的人造老化过程。然而特别是因为制造集成半导体电路可以持续多个星期和在制造期间或者直接在制成之后希望检查或许有缺陷的结构，进行所谓的加速和高加速的试验，这些试验有可能有规律地检查测量制造时的偏差。因此这些测量必须在秒钟范围内完成，以便不会增加各个半导体电路的制造时间和因此增加制造费用。

附图1表示了按照当代技术水平测量集成半导体组件可靠性的一个装置，例如在文献J.A.Scheiderler，等“晶片级别可靠性的系统步骤”，固体技术，1995年3月，47页中已知。

按照附图1位于例如搀杂p^-的半导体基质1上的mos-晶体管是作为准备试验的或者准备加负荷的集成半导体组件HBE。将半导体组件HBE构成在半导体基质1的n-槽2中和主要是由搀杂p⁺的漏极区D，所属的触点K1，具有所属触点K2的搀杂p⁺的源极区S，栅极电路氧化层3和栅极电路层或者控制层G构成的，这些位于栅极电路氧化层3的上面和原则上定义位于漏极区D和源极区S之间的沟道区。

为了检查质量和过程可靠性在高集成度电路时按照附图1将温度试验在室温以上进行。为了表示等级性能使用逆变模型，在其中不可忽视的是温度的准确知识。因此按照附图1安排了局部加热或者加热元件HE，局部加热或者加热元件位于绝热层4(SiO₂)中直接位于半导体组件HBE的附近。因此可以避免由于另外情况必要的外部加热的产品损坏。

为了测量准备加负荷的半导体组件HBE的温度按照附图1安排了在绝缘层4上面相距一定距离的铝迷宫形状的温度传感器TS，在其中计算出电阻和金属导线线路的温度之间的直线关系。

然而不利的是在这种装置上为了测量集成半导体组件的可靠性，准备试验的结构或者半导体组件HBE和温度传感器或者铝迷宫TS之间的距离太大和在其中有一个或多个绝缘中间层4，这些绝缘中间层代表了大的热阻。因此不可能充分准确地和直接地说明涉及到直接位于准备试验的结构或者半导体组件HBE相关区的温度。此外在温度比较高时还导致铝或者温度传感器TS的分级，因此在比较长的应激反应之后准确的和可重复的温度确定是不可能的。这种传统装置的另外缺点是位置需求/接触面积需求非常大，位置需求原则上是由4点电阻测量和因此所要求的连接面积(路径)造成的。

此外从文献Gerard C.M，Meyer，“半导体基体上的温度传感器”，传感器和反应器，10(1986)103-125中已知，将双极性半导体或者其基体发送器-电压的温度依赖性利用于实现一个温度传感器。

发明内容

创建测量集成半导体电路可靠性的装置和方法的任务是以本发明为基础的，这个任务在减少位置需求时有可能改善温度测量的精度。

按照本发明此任务涉及到装置是通过专利权利要求1的特征和涉及到方法是通过专利权利要求10的措施解决的。