[发明专利]高密度集成电路构装结构及其方法

说明书

技术领域

本发明涉及一种构装集成电路的结构及形成方法，特别是一种高密度集成电路构装结构及其方法，以增加构装集成电路内的电路积集度与简化制程、降低制造成本、增加产品良率及提高集成电路构装的可靠度。

背景技术

集成电路一般需要架构于构装材料之内，例如传统的四边扁平构装(Quad Flat Package，QFP)。平坦的构装结构包含一引脚架，在引脚架上有许多接触于集成电路芯片(Chip)的引线。芯片被构装在一有机械支撑及与电路绝缘的坚固塑料内，而引线主要是焊接在印刷电路板上。

在过去，集成电路厂商所发展出来的集成电路构装技术，已企图满足微小化的要求。对于微小化的集成电路改良方法，是使其能够在硅底材上结合包含电路、芯片等数以百万计的晶体管电路组件。这些改良的方法导致在有限的空间中构装电路组件的方法更受到重视。

集成电路由一硅晶圆经过复杂的蚀刻、掺杂、沉积及切割等技术，在集成电路设备中制造出来。一硅晶圆至少包含一集成电路芯片，每一芯片代表一单独的集成电路。最后，此芯片可由包围在芯片四周的塑料灌胶混合物(Molding Compound)构装起来，且有多样化的针脚露出和互相连接的设计。例如：提供一相当平坦构装的M型双列直插式构装体(M Dual-In-Line-Package；M-Dip)，其有两列平行的引脚从底部穿通孔中延伸出来，接触并固定于在下面的集成电路板上。容许较高密度集成电路的印刷电路板为单列式构装体(Single-In-Line-Package；SIP)和小外型接脚构装(Small Outline J-leaded；SOJ)，其为采用模型的构装。

依照构装中组合的集成电路芯片数目，构装集成电路的种类大致可分为单芯片构装(Single Chip Package；SCP)与多芯片构装(MultichipPackage；MCP)两大类，多芯片构装也包括多芯片模块构装(MultichipModule；MCM)。若依照组件与电路板的接合方式，构装集成电路可区分为引脚插入型(Pin-Through-Hole；PTH)与表面黏着型(Surface MountTechnology；SMT)两大类。引脚插入型组件的引脚为细针状或是薄板状金属，以供插入脚座(Socket)或电路板的导孔(Via)中进行焊接固定。而表面黏着型的组件则先黏贴于电路板上后再以焊接的方式固定。目前所采用的较先进的构装技术为芯片直接黏结(Direct Chip Attach；DCA)构装，以降低构装集成电路的体积的大小，并增加构装集成电路内部的电路的积集度。芯片直接黏结的技术为直接将集成电路的芯片(Integrated Circuit Chip)固定至基板(Substrate)上，再进行电路的连结。

参照图1所示，此为传统使用感光型防焊膜将芯片固定于基板上的示意图。首先提供一基板10及一芯片40，其中此基板10上包含已布局好的多个电路导线25、多个第一焊接垫(Solder Pad)20、防焊膜30、与预焊平台18(可依需要省略)。而此芯片上则包含多个第二焊接垫45与多个焊接凸块(Solder Bump)15。多个焊接凸块15借助多个第二焊接垫45连接于芯片40上。接下来芯片40即可借助多个焊接凸块15连接于基板10上的多个第一焊接垫20或预焊平台18上，以将芯片40固定于基板10上，其中任一焊接凸块15的位置均对应于任一第一焊接垫20。

在传统的构装集成电路结构中，使用防焊膜30的目的是避免基板10上的联机电路导线25受到外来环境的侵害，并防止后续制程中，因焊接凸块15的溢流而造成电路之间的缺陷。因此在传统包含防焊膜的构装集成电路结构中，防焊膜30必须覆盖在分布于基板上的电路25上，以保护分布在基板10上的电路25。为了提供较佳的保护功能，防焊膜30更须覆盖部分分布于基板10上的任一第一焊接垫20上，以避免焊接凸块15在后续的制程中因溢流而造成缺陷的缺陷。由于防焊膜必须覆盖在部分分布于基板10上的任一第一焊接垫20上，因此在传统使用防焊膜的构装集成电路结构中，第一焊接垫20的周边需要预留额外的边界以便有足够的误差容许宽度来承载焊接凸块，也因此在基板上的第一焊接垫20与第一焊接垫20之间所能容许导线的数目将会变少。此现象将造成使用防焊膜的构装集成电路结构的体积无法缩小，而使此技术无法适用于集成电路的体积越来越小的需求。