[发明专利]形成倒装式半导体封装的方法有效

专利信息
申请号: 02120218.4 申请日: 2002-05-20
公开(公告)号: CN1387241A 公开(公告)日: 2002-12-25
发明(设计)人: 谭铁悟;R·E·P·爱法利斯 申请(专利权)人: 爱的派克技术有限公司
主分类号: H01L21/50 分类号: H01L21/50
代理公司: 隆天国际专利商标代理有限公司 代理人: 楼仙英
地址: 新加坡*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 形成 倒装 半导体 封装 方法
【说明书】:

技术领域

本发明涉及在引线框上形成倒装式(flip chip)半导体封装,更具体地说,涉及在裸铜引线框上形成倒装式半导体封装。

背景技术

在半导体封装中,相当敏感且难以处理将半导体芯片封装到具有外部连接的封装中。封装使半导体芯片更便于处理,还使外部电路容易地与其连接。

已知的半导体封装的方法是采用镀覆的引线框。引线框是布图的金属片,一般是已经用银、镍或钯镀覆的铜。镀覆是必须的以便防止铜的氧化,以提供将粘结焊料的表面,或者当采用引线连接时,可以连接金或铝。金属片的图形提供了形成半导体封装的引线框。

一般,引线框包含用于安装半导体芯片的旗标(flag portion)部分,芯片的背部连接到旗标部分或叶片(paddle)上;引线部分向内向着旗标部分延伸。在封装工艺过程中,在芯片上的焊盘(pad)和引线部分之间连接导线的长度,结果通常在模制复合物中封装了芯片、旗标部分、导线的长度和引线部分的部分;露出的引线部分的遗留部分用于外部电连接。

目前,用于形成倒装式半导体封装的镀覆引线框具有内引线部分和外引线部分。将内引线部分设置为图形,内引线部分上的互连位置与半导体芯片上的焊盘的图形匹配。用从芯片上的焊盘延伸的铜柱挤压半导体芯片,将焊料球附着到铜柱的自由端。

由Francisca Tung在2000年4月27日申请的美国专利申请序列号No.09/564,382、标题为“Improved pillar Connection For Semicinductor Chip andMethod Of Manufacture”和由Francisca Tung在2000年4月26日申请的美国专利申请序列号(未授权)、转让本专利申请的公共受让人的标题为“Improvedpillar Connection For Semicinductor Chip and Method Of Manufacture”教导了形成这里所述的柱状结构。将上述专利申请引入作为参考。

在组装过程中,或者将焊剂印刷到引线框上互连位置或者将焊料球浸到焊剂中。浸焊剂之后,倒转半导体芯片,将其放到引线框上。焊料球临近内引线部分上的互连位置,焊剂润湿互连位置和焊料球。然后再流组件。

在升高的再流温度下,焊剂清洁了互连位置的镀覆表面,焊料球熔融并粘结到互连位置上,这样在半导体芯片上铜柱的自由端和引线框上的互连位置之间形成了焊料互连。

再流后,当使用普通的焊剂时,清洗组件以除去残余的焊剂,然后密封在模制的复合物中。然而,当采用不用清洗的焊剂时,就不需要清洗步骤了。已知得到的封装为引线框上的倒装式半导体封装。

此工艺的一个缺陷是需要镀覆的引线框,镀覆增加了封装的成本。另一个缺陷是当焊料球熔融时,由于在引线框的镀覆表面上没有任何物体来控制或禁止熔融焊料的流动,因此熔融的焊料流到引线部分的整个表面上,这种焊料的流动经常称为溢流,对这种形成在引线框上的倒装式半导体封装产生负面影响。

第一个考虑是,当焊料从互连位置流走时,各个互连具有比提供可靠电连接所需要的焊料更少的焊料。第二个考虑是,具有减少了焊料量的互连不能平坦地支撑半导体芯片。结果会影响引线框上半导体芯片的平整度,并且不平的芯片会产生芯片上铜柱之间的短路。此种情况称为失效的芯片。

第三个考虑是溢流导致焊料流过边缘并流到引线部分的相对的表面上去。此后,在模制过程中,模制复合物不会很好地粘到受影响的表面上去。已知的第四个考虑是毛细(wicking)作用,当引线框上的引线部分成型时,使得芯片下端侧和引线之间具有很小的间隙,并且有的互连位置接近于芯片的边缘,毛细作用出现。在此设置中,互连位置的焊料会沿着引线流动,并且通过毛细作用,向上流动通过小的间隙。

在致力于降低引线框上倒装式半导体封装的成本过程中,已经在试图使用未镀覆的或裸铜引线框,简单地称为铜引线框。然而,在很大程度上,铜引线框也具有上面所讨论的与镀覆的引线框一样的缺陷,此外,当铜裸露时易于氧化,焊料不能很好地粘结到铜氧化物上。

发明内容

本发明的目的在于提供一种形成倒装式半导体封装的方法,其能有效的降低封装成本,并防止焊料的溢流,提高了芯片封装的有效性。

据此,在本发明的一个技术方案中,提供了一种形成倒装式半导体封装的方法,此方法包括步骤:

a)提供具有第一表面的布图的金属导体层,其中第一表面上具有互连位置图形;

b)在布图的金属导体层的第一表面上形成钝化层;

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱的派克技术有限公司,未经爱的派克技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/02120218.4/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top