[发明专利]非易失性半导体存储器的编程方法

说明书

(一)技术领域

本发明涉及由具备1个字栅和被2个控制栅控制的2个非易失性存储元件的双存储单元构成的非易失性半导体存储器的编程方法。

(二)背景技术

作为非易失性半导体装置，已知有沟道与栅之间的栅绝缘层由氧化硅膜、氮化硅膜和氧化硅膜的层叠体构成、电荷被俘获在氮化硅膜中的MONOS(金属-氧化物-氮化物-氧化物-半导体或衬底)型的非易失性半导体装置。

在文献(Y.Hayashi，et al，2000 Symposiumon VLSI TechnologyDigest of Technical Papers p.122-p.123)中公开了该MONOS型非易失性半导体存储器。在该文献中，公开了具备1个字栅和被2个控制栅控制的2个非易失性存储元件(MONOS存储元件或单元)的双MONOS flash(闪速)存储单元。即，1个flash存储单元具有2个电荷的俘获部位。

分别在行方向和列方向上排列多个具有这样的结构的多个双MONOS flash存储单元，构成存储单元阵列区。

(三)发明内容

为了驱动该双MONOS flash存储单元，需要2条位线、1条字线和2条控制栅线。但是，在驱动多个双存储单元时，即使是不同的控制栅，在设定为相同的电位的情况下，也可共同地连接这些线。

在这种flash存储单元的工作中，有数据的擦除、编程和读出。通常在8位或16位的选择单元(已被选择的非易失性存储元件)中同时实施数据的编程和读出。

在此，在MONOS flash存储器中，将没有互相进行元件隔离的多个双MONOS flash存储单元连接到1条字线上。然后，为了对某个特定的选择单元进行数据编程，不仅必须进行具有该选择单元的双MONOSflash存储器的电压设定，而且必须适当地对与其邻接的双MONOSflash存储单元适当地进行电压设定。

在此，在这种非易失性存储器中，数据的干扰成为要研究的课题。所谓数据的干扰，指的是在对选择单元的控制栅线和位线施加高电位进行编程时，由于共用的布线的缘故，也对非选择的单元施加高电位，通过在每次编程时重复该状态，就对非选择单元(非选择的非易失性存储元件)进行编程或擦除，对非选择单元的数据进行干扰。

本发明提供下述一种非易失性半导体存储器的编程方法：在对选择单元进行数据编程时，适当地设定对于包含该选择单元的双存储单元和与其邻接的双存储单元的电压，可防止对非选择单元的干扰。

本发明的一种形态是一种非易失性半导体存储器的编程方法，该方法是对于排列了多个具有1个字栅和被第1、第2控制栅控制的第1、第2非易失性存储元件的双存储单元的上述字栅被连接到1条字线上的邻接的3个双存储单元(i-1)、(i)、(i+1)中的上述双存储单元(i)的上述第2非易失性存储元件进行数据编程的方法，其特征在于：

将上述字线的电压设定为编程用字线选择电压，

将上述双存储单元(i)的上述第2控制栅和上述双存储单元(i+1)的上述第1控制栅的电压设定为编程用控制栅电压，

将上述双存储单元(i-1)的上述第2控制栅和上述双存储单元(i)的上述第1控制栅的电压设定为过载电压，

将共同连接到上述双存储单元(i)的上述第2非易失性存储元件和上述双存储单元(i+1)的上述第1非易失性存储元件上的位线的电压设定为编程用位线电压，

将连接到上述双存储单元(i+1)的上述第2非易失性存储元件上的位线的电压设定为比0V高的电压。

本发明的另一种形态是一种非易失性半导体存储器的编程方法，该方法是对于排列了多个具有1个字栅和被第1、第2控制栅控制的第1、第2非易失性存储元件的双存储单元的上述字栅被连接到1条字线上的邻接的3个双存储单元(i-1)、(i)、(i+1)中的上述双存储单元(i)的上述第1非易失性存储元件进行数据编程的方法，其特征在于：

将上述字线的电压设定为编程用字线选择电压，

将上述双存储单元(i-1)的上述第2控制栅和上述双存储单元(i)的上述第1控制栅的电压设定为编程用控制栅电压，

将上述双存储单元(i)的上述第2控制栅和上述双存储单元(i+1)的上述第1控制栅的电压设定为过载电压，

将共同连接到上述双存储单元(i-1)的上述第2非易失性存储元件和上述双存储单元(i)的上述第1非易失性存储元件上的位线的电压设定为编程用位线电压，

将连接到上述双存储单元(i-1)的上述第1非易失性存储元件上的位线的电压设定为比0V高的电压。