[发明专利]非易失性半导体存储器的编程方法

权利要求书

1.一种非易失性半导体存储器的编程方法，该方法是对于排列了多个具有1个字栅和被第1、第2控制栅控制的第1、第2非易失性存储元件的双存储单元、且上述字栅被连接到1条字线上的邻接的3个双存储单元(i-1)、(i)、(i+1)中的上述双存储单元(i)的上述第2非易失性存储元件进行数据编程的方法，其特征在于：

将上述字线的电压设定为编程用字线选择电压，

将上述双存储单元(i)的上述第2控制栅和上述双存储单元(i+1)的上述第1控制栅的电压设定为编程用控制栅电压，

将上述双存储单元(i-1)的上述第2控制栅和上述双存储单元(i)的上述第1控制栅的电压设定为过载电压，

将共同连接到上述双存储单元(i)的上述第2非易失性存储元件和上述双存储单元(i+1)的上述第1非易失性存储元件上的位线的电压设定为编程用位线电压，

将连接到上述双存储单元(i+1)的上述第2非易失性存储元件上的位线的电压设定为比0V高的电压。

2.如权利要求1中所述的非易失性半导体存储器的编程方法，其特征在于：

将连接到上述双存储单元(i+1)的上述第2非易失性存储元件上的位线的电压设定为与上述编程用字线选择电压为同等以上。

3.如权利要求1或2中所述的非易失性半导体存储器的编程方法，其特征在于：

将共同连接到上述双存储单元(i-1)的上述第2非易失性存储元件和上述双存储单元(i)的上述第1非易失性存储元件上的位线连接到恒流源上。

4.一种非易失性半导体存储器的编程方法，该方法是对于排列了多个具有1个字栅和被第1、第2控制栅控制的第1、第2非易失性存储元件的双存储单元、且上述字栅被连接到1条字线上的邻接的3个双存储单元(i-1)、(i)、(i+1)中的上述双存储单元(i)的上述第1非易失性存储元件进行数据编程的方法，其特征在于：

将上述字线的电压设定为编程用字线选择电压，

将上述双存储单元(i-1)的上述第2控制栅和上述双存储单元(i)的上述第1控制栅的电压设定为编程用控制栅电压，

将上述双存储单元(i)的上述第2控制栅和上述双存储单元(i+1)的上述第1控制栅的电压设定为过载电压，

将共同连接到上述双存储单元(i-1)的上述第2非易失性存储元件和上述双存储单元(i)的上述第1非易失性存储元件上的位线的电压设定为编程用位线电压，

将连接到上述双存储单元(i-1)的上述第1非易失性存储元件上的位线的电压设定为比0V高的电压。

5.如权利要求4中所述的非易失性半导体存储器的编程方法，其特征在于：

将连接到上述双存储单元(i-1)的上述第1非易失性存储元件上的位线的电压设定为与上述编程用字线选择电压为同等以上。

6.如权利要求4或5中所述的非易失性半导体存储器的编程方法，其特征在于：

将共同连接到上述双存储单元(i)的上述第2非易失性存储元件和上述双存储单元(i+1)的上述第1非易失性存储元件上的位线连接到恒流源上。

7.如权利要求3或6中所述的非易失性半导体存储器的编程方法，其特征在于：

将上述编程用字线选择电压设定为高到使流过上述恒流源的电流以上的电流流过包含被编程的上述非易失性存储元件的上述双存储单元的源、漏间的程度的电压。

8.如权利要求1至7的任一项中所述的非易失性半导体存储器的编程方法，其特征在于：

上述第1、第2非易失性存储元件的每一个具有由氧化膜(O)、氮化膜(N)和氧化膜(O)构成的ONO膜作为电荷的俘获部位，对上述俘获部位进行数据编程。