[发明专利]具有测试元件组元件的半导体器件

说明书

发明领域

本发明涉及具有一种包括多个测试元件组(TEG)元件的半导体器件，尤其是涉及在半导体晶片上放置TEG元件的技术。

背景技术

当在半导体晶片上制造半导体器件芯片时，一般通过减小半导体芯片的尺寸，来增加晶片上的半导体芯片的数量，以降低半导体器件的成本。

另一方面，通常半导体芯片包括TEG元件，这些TEG元件用于在制造过程之后分析半导体芯片的元件特性或扩散区或互连图形的缺陷。TEG元件的例子包括具有在半导体衬底内的扩散区的晶体管图形和覆盖在半导体衬底上的互连图形，用于监测半导体芯片上的普通元件或普通连线的扩散过程或蚀刻过程。通过使用电连接TEG元件并一般地位于所述TEG元件下的相关TEG键合焊盘可以方便地测量出普通元件和普通连线的电气特性。

重要的是，在半导体芯片中放置所述TEG元件，同时安排普通元件和普通连线，而基本上不增加半导体芯片的尺寸。通常，所述TEG元件被安排在专用区域或芯片上的限定区域。

常规技术中，TEG元件的区域阻碍半导体芯片的尺寸进一步减小，不论所述TEG元件是被放置在专用区域还是芯片的限定区域中。此外，由于测试方面的困难，放置在限定区域中的所述TEG元件不适合在制造过程后对缺陷或电气特征进行有效地分析。

发明内容

因此，本发明的一个目的是提供一种具有TEG元件的半导体器件，所述TEG元件适于有效地分析电气特征或在扩散步骤或刻蚀步骤中导致的缺陷，并且基本上不增加半导体芯片的尺寸。

本发明的另一个目的是提供一种半导体晶片，在制造半导体器件的过程中在其上加工这样的半导体器件。

本发明提供了一种半导体芯片，包括普通元件、与普通元件相连的键合焊盘、和至少一个位于键合焊盘下的TEG元件。

本发明还提供一种半导体晶片，该半导体晶片包括半导体衬底、多个形成在半导体衬底上的半导体芯片、多个将半导体芯片分割开的划片道、至少一个用于监测一个半导体芯片的一部分的TEG元件、和至少一个连接所述TEG元件并且放置在用于划片道的区域中的TEG键合焊盘。

根据本发明的半导体芯片，在键合焊盘下或者具有用于划片道的区域中放置的TEG键合焊盘的所述TEG减小了半导体芯片的尺寸，并且降低了用于半导体芯片的成本。

参见附图，根据下面的介绍，本发明的上述目标、特点和优点将变得更加清楚。

附图简要说明

图1是半导体晶片的局部俯视图，根据本发明的第一实施例在其上制造多个半导体芯片。

图2是半导体晶片的局部俯视图，根据本发明的第二实施例在其上制造多个半导体芯片。

图3是半导体晶片的局部俯视图，根据本发明的第三实施例在其上制造多个半导体芯片。

具体实施方式

现在，通过附图本发明被更为确定地描述出来，其中相同元件用相同的附图标记所表示。

参见图1，根据本发明的第一实施例，一个由数字13一般性地表示的半导体晶片，在该半导体晶片的上面安装有多个在半导体衬底上形成的半导体芯片10。晶片13包括多个在行方向和列方向延伸的划片道14，用于把晶片13分割成多个半导体芯片10。通过在半导体芯片制造和测试后使用一种切割设备，可用划片道14把半导体芯片10相互分割开。

每个半导体芯片10包括沿每个半导体芯片10周边排布的多个键合焊盘11。用于监测普通元件如晶体管元件的多个TEG元件12被置于相应的键合焊盘11下面。3个TEG键合焊盘15相应于每个TEG元件11被放在划片道14上。

形成每个TEG元件12，以用于监测形成于半导体衬底上并且位于相应的键合焊盘11的正下方的晶体管如MOSFET的扩散区。TEG元件12通过通孔和连线连接到相应的TEG压点15，所述连线在用于相应的键合焊盘11的通孔之下。在沿划片道14切割晶片13之前TEG压点15用于测试扩区的电器特性或检测连线图形的缺陷。

在半导体器件中，通过使用键合焊盘11下方的区域，TEG元件12基本上不增加芯片面积，这与传统工艺不同，传统工艺中，TEG元件被放在专门的区域或限定的区域。

此外，通过把TEG压点15放在划片道14上，TEG 15键合焊盘占用的面积也不增加芯片的面积。