[发明专利]数据处理装置及其数据读取方法

说明书

技术领域

本发明涉及一种数据处理装置，这种装置有一个主存储器和多个存储块。

背景技术

一个常规的数据处理装置将会参考附图中的图1和图2在下面描述。如图1所示，这个数据处理装置包括主存储器101，n个存储块102₁到102_n，CPU(中央处理器)103，和寄存器电路104。

主存储器101有许多连续的存储空间，每一个存储空间有一序列的为其设置的主地址从“000”，“001”，…，直到“010”。存储块102₁到102_n也有多个连续的存储空间，每一个存储块的存储空间有为其设置的共同的连续块地址“011”，“012”，…，直到“100”。CPU103通过地址总线105和一个数据总线(图上没有标明)和主存储器101和存储块102₁相连，并且依主地址的次序连续的读取存储在主存储器101的数据，依块地址的次序连续地读取存储在存储块102₁到102_n的数据。寄存器电路104和主存储器101，存储块1021到102n，以及CPU103相连，并由CPU 103控制以存储存储块102₁到102_n之一的块数。

在常规的数据处理设备中，CPU 103要读取的一序列计算机程序指令存储在主存储器101和存储块102₁到102_n中。CPU 103读取计算机程序指令，并根据读取的计算机程序指令来执行数据处理。

如附图2所示，在任一个主地址中，主存储器101存储第一个块转换指令，第二个块转换指令，……第n个块转换指令，以使CPU 103读出的目的文件分支到相应的存储块102₁，102₂，……102_n。在各个末尾块地址中，存储块102₁，102₂，……，102_n，储存着第一主返回指令，第二主返回指令，……，第n主返回指令，以使CPU 103的读出目标转到和这些主地址相邻的下一个主地址，而在这些主地址中是主存储器101中存储的第一块转换指令，第二块转换指令，……，第n块转换指令。

当CPU 103从主存储器101和存储块102₁到102_n中读取一系列的计算机程序指令时，由于主存储器101中的已存储数据是从第一主地址开始连续的读出的，所以块转换指令是从某一个主地址中读出的。

在所述的常规的数据处理装置中，读取的第一个块转换指令首先指定存储块102₁中的第一个块地址，因此CPU103的读出的目的文件分支到存储块102₁的第一个块地址。同时，CPU 103在寄存器电路中104中存储与第一个块转换指令相对应的存储块数“1”。所以，仅当存储块102₁变成有效时，存储块102₂到102_n是无效的。结果是，CPU 103从由第一个块地址开始的存储块102₁的块地址中连续的读取存储块102₁中的数据，直到读到主返回指令时止。由于存储在存储块102₁中的主返回指令指定其中存储有主存储器101中的第一个块转换指令的主地址的下一个主地址，所以CPU103的读出目标变成其中存储有主存储器101中的第一个块转换指令的主地址的下一个主地址。

同上，CPU 103从主存储器101中读取数据，每当CPU 103读到一个块转换指令时，它从相应的存储块中读取存储的数据。当从存储块102_n中读出数据的过程完成，这一处理过程返回到从主存储器101中读出数据。

常规的数据处理装置是使用共同的块地址，这些块地址由存储块102₂到102_n所共享。当CPU 103在寄存器104中存储与一个块转换指令相对应的存储块数时，多个存储块102一次只有一个存储块有效。因此，很少的一些块地址可以分配给多个存储空间。

然而，因为在主存储器101中必须存储各个从第一个到第n个块转换指令，这些指令是分别指定从第一到第n个存储块存储块102₂到102_n的，主存储器101中的一些存储空间因为存储这些块转换指令而被耗费。