[发明专利]数据处理装置及其数据读取方法无效
申请号: | 02105697.8 | 申请日: | 2002-04-18 |
公开(公告)号: | CN1381786A | 公开(公告)日: | 2002-11-27 |
发明(设计)人: | 藤井康范 | 申请(专利权)人: | 日本电气株式会社 |
主分类号: | G06F12/10 | 分类号: | G06F12/10;G06K7/00 |
代理公司: | 中科专利商标代理有限责任公司 | 代理人: | 朱进桂 |
地址: | 日本国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 数据处理 装置 及其 数据 读取 方法 | ||
1.一种数据处理设备,其中包括:
主存储器,它有多个连续存储空间,对这些存储空间设置有一序列主地址;
从第1到第n的存储块,它有多个连续存储空间,对这些存储空间共同设置有一序列块地址;
数据处理电路,它用来从所述的主地址和所述的块地址中连续的读取存储在所述的主存储器和所述的存储块中的数据;
块转换装置,它用来为所述的数据处理电路控制作为读出目标的存储块,;
所述的主存储器,它在任意一存储空间中存储块转换指令,该块转换指令指定第一个存储块的第一个块地址,所述的从第1到第(n-1)的存储块中每一个都有一个虚拟空间,在虚拟空间中各个末尾的块地址中没有任何存储的数据,所述的第n个存储块在它的由末尾块地址表示的存储空间中存储主返回指令,这一主返回指令指定所述主存储器的一特定主地址;
所述的数据处理电路具有一装置,用于当数据处理电路从所述的主存储器中读取所述的块转换指令时,将读出目标由此转换成第一个存储块的第一个块地址,当数据处理电路从所述的第n个存储块的最后的块地址中读取所述的主返回指令时,将读出目标转换成所述的特定的主地址;
所述的块转换装置包括一装置,其用于每次当为数据处理电路读出目标达到在第1到第(n-1)存储块中的每一个中的虚拟空间的块地址时,将读出目标转换成从第2到第n的存储块中的每一个的第一个块地址。
2.一个数据处理装置,其中包括:
主存储器,它有多个连续存储空间,对这些存储空间设有一序列主地址;
有多个连续存储空间的第1到第n的存储块,对这些存储空间共同地设有一序列块地址;
数据处理电路,它用来从所述的主地址和所述的块地址中连续的读取存储在所述的主存储器和所述的存储块中的数据;
块转换装置,它为所述的数据处理电路控制读出目标;
所述的主存储器,它在它的任意一主存储空间中存储块转换指令,该块转换指令指定第一个存储块的一个特定的块地址,所述的第1到第(n-1)存储块每个都有一个虚拟空间,在虚拟空间中的各个特定的块地址中没有任何存储的数据,所述第n个存储块在由特定块地址表示的存储空间中存储主返回指令,这一主返回指令指定所述主存储器的一特定主地址;
所述的数据处理电路具有一装置,其用于当数据处理电路从所述的主存储器中读取所述的块转换指令时,将读出目标转换成第一个存储块的所述的特定的块地址,当数据处理电路从所述的第n个存储块中读取所述的主返回指令时,将读出目标转换成所述的特定的主地址,
所述的块转换装置包括一装置,其用于每次当为数据处理电路读出目标到达从1到(n-1)的存储块中的每一个中的虚拟空间的块地址时,将读出目标转换成从第2到第n的存储块中的每一个中的一特定的块地址。
3.一个数据处理装置,其中包括:
主存储器,它有多个连续存储空间,对这些存储空间设有一序列主地址;
有多个连续存储空间的第1到第n的存储块,对这些存储空间共同地设有一序列块地址;
数据处理电路,它用来从所述的主地址和所述的块地址中连续的读取存储在所述的主存储器和所述的存储块中的数据;
块转换装置,它为所述的数据处理电路控制作为读出目标的块地址;
所述的主存储器,在它的任意一主存储空间中存储块转换指令,该块转换指令指定第一个存储块的多个块地址,所述的第1到第(n-1)存储块每个都有虚拟空间,在虚拟空间中的各个特定的块地址中没有任何存储的数据,所述第n个存储块在由特定块地址表示的存储空间中存储主返回指令,这一主返回指令指定所述主存储器的一特定主地址;
所述的数据处理电路具有一装置,其用于当每次数据处理电路从所述的主存储器中读取一个块转换指令时,将读出目标转换成所述第一个存储块的首地址或一相应块地址,每次数据处理电路从所述的第n个存储块中读取一个所述的主返回指令时,将读出目标转换成所述主存储器的一相应的特定的主地址;
所述的块转换装置包括一装置,其用于每次当为数据处理电路读出目标到达从1到(n-1)的存储块中的每一个中的虚拟空间的块地址时,将读出目标转换成从第2到第n存储块中的每一个中的一预定的块地址。
4.根据权利要求1所述的数据处理装置,其特征在于,所述主存储器的特定主地址是存储所述块指令的主地址的下一个主地址。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日本电气株式会社,未经日本电气株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/02105697.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:单向单线通讯接口
- 下一篇:反射板及其制造方法、显示元件和显示装置
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置