[发明专利]包含非易失性半导体存储装置的半导体集成电路装置

权利要求书

1.一种具有存储单元阵列的半导体集成电路装置，该阵列由在多个行和多个列上成格子状排列的非易失性半导体存储装置构成；

所述非易失性半导体存储装置包含，

在半导体层上间隔第一栅绝缘层形成的字选通门，

在所述半导体层内形成的构成源区或漏区的杂质扩散层，以及

沿着所述字选通门的一侧和另一侧分别形成的侧壁状第一和第二控制栅极；

所述第一控制栅极间隔第二栅绝缘层相对所述半导体层、且间隔侧绝缘层相对字选通门设置；

所述第二控制栅极间隔第二栅绝缘层相对所述半导体层、且间隔侧绝缘层相对字选通门设置；

所述第一和第二控制栅极分别在第一方向上连续布置，而且

在与所述第一方向交错的第二方向上相邻接的一组第一与第二控制栅极均连接于共用接触部分。

2.如权利要求1所述的半导体集成电路装置，其特征在于，所述控制栅极由在与所述杂质扩散层延伸方向相同的方向上连续的导电层构成。

3.如权利要求1或2所述的半导体集成电路装置，其特征在于，所述共用接触部分具有与所述第一和第二控制栅极连接的且材质与之相同的导电层。

4.如权利要求1至3中任一项所述的半导体集成电路装置，其特征在于，所述共用接触部分包括在所述半导体层上形成的绝缘层、在该绝缘层上形成的导电层和在该导电层上形成的引出层。

5.如权利要求4所述的半导体集成电路装置，其特征在于，所述绝缘层由第一氧化硅层、氮化硅层和第二氧化硅层的积层体构成。

6.如权利要求1至5中任一项所述的半导体集成电路装置，其特征在于，位于所述字选通门和所述控制栅极之间的所述侧绝缘层，相对所述半导体层而言其上端高于所述控制栅极。

7.如权利要求1至6中任一项所述的半导体集成电路装置，其特征在于，相邻的所述第一和第二控制栅极由嵌入绝缘层覆盖，该嵌入绝缘层在与所述第一和第二控制栅极连接的、彼此相对的两个所述侧绝缘层之间形成。

8.如权利要求1至7中任一项所述的半导体集成电路装置，其特征在于，所述共用接触部分与所述杂质扩散层端部邻接地设置。

9.如权利要求8所述的半导体集成电路装置，其特征在于，所述共用接触部分相对于多排列布置的所述杂质扩散层，在该杂质扩散层一侧端部和另一侧端部上交错设置。

10.如权利要求1至9中任一项所述的半导体集成电路装置，其特征在于，所述存储单元阵列分割成多个块，在所述第一方向上相邻的块的所述杂质扩散层，经由在所述半导体层内形成的接触用杂质扩散层连接。

11.如权利要求1至10中任一项所述的半导体集成电路装置，其特征在于，所述第二栅绝缘层由第一氧化硅层、氮化硅层和第二氧化硅层的积层体构成。

12.如权利要求1至11中任一项所述的半导体集成电路装置，其特征在于，所述侧绝缘层由第一氧化硅层、氮化硅层和第二氧化硅层构成。