[发明专利]电子电路的连接垫片装置

说明书

本发明涉及一种包含与所述集成电路的至少一个连接垫片(pad)耦合的功能逻辑电路和闪速EEPROM的集成电路。

只在最近才在同一个集成电路上综合两个功能的，或“经典的”，逻辑电路和闪速EEPROM。生产这种电子电路显然需要已在圆片级别上对它们进行检测。为了这个目的，提供连接垫片形成可以接入测试的电路元件和实现与外部世界的连接。

在只包含功能逻辑电路的已知的集成电路的情形中，为了使组件上的连接数和引脚数最小一般在同一个垫片上混合测试信号和功能信号。连接垫片是一个用于在集成电路的测试阶段进行“探测”的长方体。于是可以将它再用于与携带集成电路的芯片的一个外部引脚进行“接合*bonding)”。

当一块芯片包含一个闪速EEPROM和一个功能逻辑电路两者时，可能需要探测一个连接垫片3或4次：一般在铸造时对一个闪速测试进行2次，对一个数字测试仪进行第3次，和对一个模拟测试仪进行第4次。问题在于为了保证良好的“易接合性”优先地一个连接垫片只被探测2次。这意味着不再可能进行第3次探测循环。

为了将探测限制在到连接垫片的2次接入，一个可能的解决方法是用一个也适合于进行数字测试的模拟测试仪。虽然这样一个模拟测试仪在技术上是已知的，但是这种测试解决方法相当昂贵，特别是因为模拟测试仪的测试时间与专用的数字测试仪的测试时间比较是非常慢长的。

本发明的一个目的是提供这样一种包含功能逻辑电路和闪速EEPROM两者的集成电路，而且可以考虑到成本和速度以最佳的方式实施对它的测试。

根据本发明，由于将若干个连接垫片安排在一个垫片装置中和所述集成电路进一步包含适用于将所述功能逻辑电路和所述闪速EEPROM耦合到所述垫片装置的连接垫片的混合器件这样一个事实，能够达到这个目的。

在这种方式中，可以对构成垫片装置的每个连接垫片进行2次探测。这样，上面提到的对于闪速测试，数字测试和模拟测试的3次探测可以对一个只有两个连接垫片的垫片装置进行，而没有影响这些连接垫片的易接合性。

本发明的另一个具有特征的实施例是所述垫片装置至少包含两个相互电连接的交叉重叠的连接垫片。

通过减少垫片装置中的两个连接垫片之间的距离，避免了测量中的差异。这种差异例如可以由电场或任何其它的高频信号产生。

本发明的又一个具有特征的实施例是所述的两个交叉重叠的连接垫片具有基本上相同的设计。

这使得生产过程变得容易了。

在本发明的一个优先实施例中，所述集成电路进一步包含与所述功能逻辑电路耦合的第1组专用的连接垫片和与所述闪速EEPROM耦合的第2组专用的连接垫片。

一块具有一个闪速EEPROM的芯片与需要的功能垫片的数目比较常常是相当大的。闪速EEPROM增加磁芯的面积并减少外部垫片的数目。将闪速EEPROM集成进来抑制了对外部闪速EEPROM(或存储器)接口的需要。于是一般地对于附加的连接垫片具有足够的空间。因此，可以用具有助通/助断特性的专用垫片在探针级别上测试闪速。这个优先解决方法的主要优点是不需要设计特殊的连接垫片，只要用标准的连接垫片就可以了。

需要注意的是权利要求书中使用的术语“包含”不应该解释为限于后面列举的装置上。这样，表示“一个器件包含装置A和B”的范围不应限于只由装置A和B组成的器件。这意味着对于本发明来说，只是器件的相关部件为A和B。

通过接合附图参照一个实施例的下述描述，本发明的上述及其他的目的和特点将变得更加明显，而且也能最好地了解本发明本身，其中：

图1表示根据本发明的集成电路IC1，它包含将功能逻辑电路和闪速EEPROM与连接垫片装置耦合起来的混合器件；

图2是从图1的集成电路IC1复制的连接垫片PAD的详细视图。

图3表示具有与专用的连接垫片连接的集成电路IC2的功能逻辑电路和闪速EEPROM的本发明的一个优先实施例。

图1所示的集成电路IC1是一块电子芯片，该芯片包含相互连接的一般由数字1表示的功能逻辑电路和一般由数字2表示的闪速EEPROM，功能逻辑电路1是由模拟逻辑电路和/或数字逻辑电路组成的。集成电路IC1的部分部件需要可以接入外部世界以便进行测试和连接，此后将这些部件称为“端口”。为了这个目的，使端口与垫片装置，如在芯片上的PAD1到PAD4连接。当芯片生产阶段，连接垫片装置只用于测试目的，即“探测”。在生产阶段结束时，为了使集成电路IC1与其它部件耦合也用垫片装置与导线连接起来，即“接合”。