[发明专利]半导体装置

说明书

[发明的详细说明]

[发明所属的技术领域]

本发明涉及一种半导体装置，其中，有多个具有同一特性的电阻器在元件隔离层上高精度地形成，这些电阻元件各自特性的分散性能够得到抑制。

[现有技术]

在现有的半导体装置中，如图17所示，通过对硅衬底1的表面进行有选择地氧化，可得到作为二氧化硅层的场氧化膜3a，该区域可用作供元件隔离的区域。

但是，近年来随着元件的微细化，使用了为谋求进一步高精度化的称之为STI(浅沟槽隔离)的元件隔离层。该STI的制造方法的概貌示于图18a～f。

在图18中，首先在图18-a所示的硅衬底1上层叠保护膜2(图18-b)。其次，对保护膜2有选择地进行刻蚀，得到图18-c。再通过以保护膜2作为掩模的刻蚀，在硅基板1上形成沟槽，如图18-d所示。接着，采取等离子体CVD等方法蒸发氧化硅膜3，得到图18-e。最后，经CMP(化学机械抛光)等研磨工序得到图18-f的结构。

此处，如图17所示，由场氧化膜3a形成的元件隔离层区即使是面积很大的隔离区，出于该制造方法的性质，可形成其中央部与周边部的膜厚大致相等的结构。与此相反，由STI形成的元件隔离层区由于经过了CMP等研磨工序，产生了在比较大的区域(例如10微米×10微米以上)内，中央部比周边部凹陷那样结构上的特征，如图18-f所示。

[发明所要解决的课题]

但是，在这样的由STI形成的元件隔离层区内，在现有的场氧化膜中原本不成为问题的新问题却产生了。即，在较大面积的元件隔离层区上欲形成具有同一特性的多个电阻器的场合，如图19所示，随着电阻器位置的不同，因上述那样的凹陷致使在照相制版时聚焦发生偏离，从而电阻器的尺寸产生分散性，难以高精度地形成具有同一特性的多个电阻器。

如上所述，本发明的课题是通过STI等研磨工序在所形成的元件隔离层区上高精度地形成具有同一特性的多个电阻器。

[解决课题的方法]

按照本发明的半导体装置，在元件隔离层上形成了具有同一特性的多个电阻器，并且在一个电阻器与相邻的电阻器之间，至少存在一个扩散区，还配置有多个电阻器和扩散区，使得电阻器与周围对应的扩散区的间距对每个电阻器而言都变得相等。

另外，按照本发明的半导体装置，元件隔离层通过研磨工序形成。

另外，按照本发明的半导体装置，元件隔离层通过CMP工序形成。

另外，按照本发明的半导体装置，存在多个扩散区，而且多个扩散区为同一形状。

另外，按照本发明的半导体装置，存在多个扩散区，而且多个扩散区相对于各自电阻器的中心线或中心点被配置成对称的位置。

另外，按照本发明的半导体装置，电阻器被配置成其四周被扩散区围住。

另外，按照本发明的半导体装置，电阻器进而由多个子电阻器构成。

另外，按照本发明的半导体装置，电阻器是这样的电阻器：多个子电阻器对电阻器的中心线或中心点呈对称配置。

另外，按照本发明的半导体装置，扩散区的导电类型与电阻器的导电类型相同。

另外，按照本发明的半导体装置，扩散区的导电类型和扩散区下部的阱区的导电类型与电阻器的导电类型相同。

另外，按照本发明的半导体装置，在元件隔离层上形成了具有同一特性的多个电阻器，并且在一个电阻器与相邻的电阻器之间，至少存在一条金属布线，还配置有多个电阻器和金属布线，使得电阻器与其周围金属布线的间距对每个电阻器而言都变得相等。

[附图的简单说明]

[图1]实施例1的半导体装置的平面图。

[图2]实施例1的半导体装置的剖面图。

[图3]模拟地表示实施例1的半导体装置的剖面图。

[图4]实施例1的半导体装置的平面图。

[图5]实施例2的半导体装置的平面图。

[图6]实施例3的半导体装置的平面图。

[图7]实施例4的半导体装置的平面图。

[图8]实施例4的半导体装置的平面图。

[图9]实施例5的半导体装置的平面图。

[图10]实施例5的半导体装置的平面图。

[图11]实施例5的半导体装置的平面图。

[图12]实施例5的半导体装置的平面图。

[图13]实施例6的半导体装置的平面图和剖面图。

[图14]实施例6的半导体装置的平面图和剖面图。

[图15]实施例7的半导体装置的平面图和剖面图。

[图16]实施例7的半导体装置的平面图。