[发明专利]利用共模低灵敏度差动偏移比较器的五元接收机/

说明书

本发明总体上涉及信号和数据传输技术，并且更为特别地，涉及多电平编码和编码数字信号向等效二进制数的转换。

以高频速率，诸如4×10⁹比特/秒的典型速率的数据信号传输，可产生若干问题。以这种高频速率，线路损耗比较高。其次，电磁干扰(EMI)通常较高。高线路损耗和高EMI往往是高频数据传输速率不期望的结果。相反，当时钟功率比较低时抖动往往趋于严重。但是，增加的时钟功率水平往往与比较高的高频数据传输速率相对应。因此，试图实现比较低的线路损耗和减少的EMI，连同减少的抖动，看来与所采用的常规信号传输技术存在矛盾。

因此，需要综合考虑，在同时实现减少的抖动时，能够实现比较低的线路损耗和减少的EMI。一种技术包含使用多电平信令方案。

提供一种系统用于将多电平编码数字信号转换为一个等效二进制数。一种差动比较器系统用于比较差动输入信号以便提取多电平编码。

按照本发明的一个方面，提供一个信号转换器用于将多电平编码的数字信号转换为一个等效二进制数。该信号转换器包括一个参考电压发生器，多个差动比较器，错误恢复电路系统，以及信号转换电路系统。运行该参考电压发生器产生多个逐渐增大的差动参考电压。运行多个差动比较器将差动输入电压与参考电压进行比较，并分别在输入电压大于参考电压时获得具有第一逻辑意义的差动输出电压，在输入电压小于参考电压时获得具有第二逻辑意义的差动输出电压。此外，每个比较器具有一个偏移输入电压。错误恢复电路系统被配置为从差动比较器接收差动输出电压，并运行该错误恢复电路系统借助边缘检测恢复时钟并产生一个恢复的时钟信号。信号转换电路系统与错误恢复电路系统和几个差动比较器耦合，并运行该信号转换电路系统将差动输出电压转换为一个三比特等效二进制数。

按照一个方面，提供一个信号转换器用于将多电平编码数字信号转换为一个等效二进制信号。该信号转换器包括一个参考电压发生器，多个四输入差动比较器，定时恢复电路系统，和信号转换电路系统。运行参考电压发生器产生多个逐渐增大的差动参考电压。多个差动比较器各自运行将差动输入电压的幅度与逐渐增大的差动参考电压中专用的一个电压的幅度进行比较，并在差动输入电压的幅度大于差动参考电压的幅度时获得具有第一逻辑意义的差动输出电压，而在差动输入电压的幅度小于差动参考电压的幅度时获得具有第二逻辑意义的差动输出电压。每个比较器具有一个偏移输入电压。定时恢复电路系统被配置为从各差动比较器接收差动输出电压，并运行该定时恢复电路系统借助边缘检测推导出一个时钟并产生一个恢复的时钟信号。信号转换电路系统与定时恢复电路系统和几个差动比较器耦合，并运行信号转换电路系统将差动输出电压转换为一个等效二进制数。

按照本发明的另一方面，提供一种方法用于将一个(N+1)电平编码数字信号转换为一个等效二进制信号。该方法包括：产生N个逐渐增大的差动参考信号；将该(N+1)个电平差动输入信号与N个参考信号进行比较；对于每个经比较的N个参考信号，在输入信号大于参考信号时获得一个具有第一逻辑意义的差动输出信号，而在输入信号小于参考信号时获得一个具有第二逻辑意义的差动输出信号；通过边缘检测N个差动输出信号产生一个时钟以便恢复一个时钟信号；并将N个差动输出信号转换为一个等效二进制信号。

下面参照下列附图说明本发明的优选实施例。

图1为按照本发明构思的用于将五电平差动输入信号与四个独立的差动参考电压进行比较的一个电压比较电路和部分方框图的说明。

图2为对应于图1中方框之一的并被配置成产生四个差动参考电压的参考电压发生电路系统的电路简图。

图3为对应于图1中方框之一的并被配置成实现时钟恢复的边缘检测电路系统的电路简图。

图4为说明五个可能的差动输入电压和由图2的参考电压发生电路系统产生的四个差动参考电压的第一模拟图表的曲线。

图5为说明图1的差动比较器的四个输出的第一模拟图表的曲线。

图6为说明差动比较放大器的两个连续放大级的第一级的第一模拟图表的曲线。

图7为说明差动比较放大器的两个连续放大级的第二级的第一模拟图表的曲线。

图8为重复图7第二级放大的差动比较放大器信号的第二模拟图表的曲线。

图9为示出来自差动时延的一个冲击(one-shot)“异或”(XOR)输出的第二模拟图表的曲线。

图10为示出由图3的电路系统实现的总恢复时钟的第二模拟图表的曲线。

图11为图10的恢复的时钟信号和进一步说明由恢复的时钟信号驱动的四个锁存输出的曲线。