[发明专利]利用共模低灵敏度差动偏移比较器的五元接收机/

权利要求书

1.一种用于将多电平编码数字信号转换为一个等效二进制信号的信号转换器(10)，包括：

-一个参考电压发生器(30)，运行它以产生多个逐渐增大的差动输入电压；

-多个四输入差动比较器(16，18，20，22)，运行各比较器以便将一个差动输入电压的幅度与逐渐增大的参考电压中专用的一个电压的幅度相比较，并分别在差动输入电压的幅度大于差动参考电压的幅度时获得一个具有第一逻辑意义的差动输出电压，在差动输入电压的幅度小于差动参考电压的幅度时获得一个具有第二逻辑意义的差动输出电压，并且其中各比较器均具有一个偏移输入电压；

-定时恢复电路系统(32)，这样配置该电路系统，它从各差动比较器接收差动输出电压，并运行以经边缘检测推导出一个时钟并产生一个恢复的时钟信号；以及

-信号转换电路系统(54，56，58)，这些转换电路系统与定时恢复电路系统和几个差动比较器耦合并运行以将差动输出电压转换为一个等效二进制数。

2.权利要求1的信号转换器，其中参考电压发生器包括一个分压电路。

3.权利要求1的信号转换器，其中参考电压发生器包括一个串联电阻网络，运行该网络以产生多个差动输出电压。

4.权利要求1的信号转换器，其中各差动比较器均包括一个共模低灵敏度的差动偏移比较器。

5.权利要求1的信号转换器，其中，对于每个差动比较器，当差动输入信号在数值上大于差动参考电压时，相应的比较器的极性为正。

6.权利要求1的信号转换器，其中定时恢复电路系统适于经边缘检测恢复一个时钟信号。

7.权利要求1的信号转换器，其中定时恢复电路系统包括至少一个比较器，延迟电路系统和逻辑电路系统。

8.权利要求7的信号转换器，其中逻辑电路系统包括一个XOR门，至少一个比较器包括多个放大比较器，这些比较器被配置为从差动比较器中的一个中接收并放大差动输出电压以获得一个放大的差动输出电压，延迟电路系统适于延迟放大的差动输出电压，XOR门适于将延迟的、放大的差动输出电压与差动输出电压进行逻辑比较。

9.权利要求8的信号转换器，其中逻辑电路系统进一步包括至少一个与一对比较器耦合，并运行以实现时钟恢复的OR门信号。

10.权利要求1的信号转换器，其中信号转换电路系统包括多个锁存器，各锁存器被配置为从差动比较器中的一个中接收差动输出电压，并接收恢复的时钟信号，并产生一个输出信号。

11.权利要求10的信号转换器，其中多个差动比较器包括四个四输入比较器，多个锁存器包括四个锁存器，并且信号转换电路系统进一步包括一对缓存器和一个＂异或＂(XOR)门，缓存器中的一个被配置成从第一锁存器接收一个输出信号，另一个缓存器被配置成从第二锁存器接收一个输出信号，XOR门被配置成从第三和第四锁存器的每一个中接收一个输出信号。

12.一种数字-二进制信号转换电路，包括：

-一个参考信号发生器，运行它以产生多个逐渐增大的差动参考信号；

-多个四输入差动比较器，各差动比较器被配置为接收差动参考信号中一个专用的信号，并运行各差动比较器以便比较一个差动输入信号和差动参考信号中专用的一个信号间的差别，并在差动输入信号大于差动参考信号时产生一个具有第一逻辑值的差动输出信号，而在差动输入信号小于差动参考信号时产生一个具有第二逻辑值的差动输出信号；

-定时恢复电路系统，该电路系统被配置为从差动比较器接收差动输出信号，并运行经边缘检测产生一个时钟以提供一个恢复时钟信号的；以及

-信号转换电路系统，该转换电路系统与定时恢复电路系统和几个差动比较器耦合并运行以将差动输出信号转换为一个等效二进制信号。

13.权利要求12的转换电路，其中多个四输入差动比较器包括四个四输入差动比较器，各比较器接收逐渐增大的差动参考信号系列中的一个专用的信号，差动比较器运行以检测来自差动输入信号的五电平编码数字信号的状态。

14.权利要求12的转换电路，其中信号转换电路系统从各差动比较器接收差动输出电压并将差动输出电压转换为一个等效二进制数。