[发明专利]半导体器件及其制造方法

说明书

本发明涉及到具有硅半导体本体的半导体器件，此半导体本体具有第一表面和面对第一表面与之分开的第二表面，配备有场效应晶体管，此场效应晶体管包含源、漏、置于其间的沟道、以及排列成面对第一表面上的沟道的第一栅，所述栅沿所述第一表面具有尺寸，并配备有提供在面对第一栅的第二表面上的第二栅。

本发明还涉及到制造具有硅半导体本体的半导体器件的方法，此半导体本体具有第一表面和面对第一表面与之分开的第二表面，并配备有场效应晶体管，此场效应晶体管包含源、漏、置于其间的沟道和提供在面对沟道的第一表面上的第一栅、以及提供在面对沟道的第二表面上的由第二栅材料组成的第二栅。

从JP-A-04 307972可知这种半导体器件。

已知的半导体器件配备有第二栅。

采用第二栅是为了抑制第一栅比较短的场效应晶体管(FET)中的短沟道效应。若第一栅比较短，则源与漏之间的沟道比较短。短沟道效应是漏的耗尽区在漏电压影响下延伸进入沟道而引起的沟道短的场效应晶体管中的效应。为了抑制这些短沟道效应，提供了第二栅，且此第二栅必须精确地面对FET的沟道定位。特别是为了提高速度和承载电流的功率，场效应晶体管被做得越来越小，其第一栅更短，因而沟道更短。对于通过抑制短沟道效应来改善FET的性能和可靠性，存在着全球性的要求。

在已知的半导体器件中，第二栅是用光刻和腐蚀方法制造的。但在相对于第一栅精确对准的位置处的第二表面上进行光刻操作实际上是不可能的。

随着FET的栅变短，第二栅的对准误差和尺寸差别变得越来越大。在栅长度＜100nm的小FET中，其运行很大程度上决定于第二栅相对于第一栅的位置和尺寸。若FET的第二栅相对于第一栅对准不好，则对沟道的控制不充分，致使对短沟道效应抑制不够。而且，若第二栅延伸超过面对沟道，则在第二栅与半导体本体之间会存在不希望有的覆盖电容，从而严重地降低晶体管的速度。产品性能的分散随栅长度变小而成比例地增大。

已知的器件的主要缺点是，同一批产品由于其制造方法而具有分散的性能。FET的第二栅相对于第一栅的位置未被精确确定，并在属于一批的器件中逐个器件地变化。另一个缺点是第二栅的尺寸也变化。

本发明的目的是提供一种开始段落所述类型的半导体器件，其中第二栅相对于第一栅被精确地定位。

本发明的另一目的是提供一种制造开始段落所述的器件的方法，此方法使第二栅相对于第一栅精确地定位。

在根据本发明的器件中实现了此目的，其中的半导体本体在第二表面内具有深度一定的凹陷，此凹陷与第一栅的基本上垂直的投影同心，且第二栅被提供在此凹陷中。

由于半导体本体在与第一栅的基本上垂直的投影同心的第二表面中有凹陷，第二栅被提供在所述凹陷中，故比之半导体本体中不提供这种凹陷，第二栅更靠近半导体本体中的沟道。此外，由于第二栅基本上垂直地位于第一栅下方，故比之第二栅横向偏离的情况，第二栅到沟道的距离更短。

其结果是对沟道的控制更好，从而更好地抑制了短沟道效应。还实现了更小的源-漏串联电阻，并减小了可能出现在沟道附近的部分第二栅与半导体本体之间的覆盖电容。从而改善了FET的性能。特别是提高了承载电流的功率和速度。同一批产品之间的分散也缩小了。

第二栅的尺寸可以不同于第一栅，但在优选实施方案中，对凹陷深度平均来说，第二栅沿第二表面的尺寸基本上最多相当于第一栅的尺寸。

第一栅垂直投影的第二栅横向部分与半导体本体之间的覆盖电容被明显地减小。从而改进了晶体管的速度。

第二栅的位置因而得到限制，FET的第二栅的尺寸因而相对于第一栅被精确地确定，致使半导体器件的性能处于窄的范围内。

可以仅仅部分地填充凹陷，但最好是用第二栅完全填充凹陷。

构成第二栅的材料可以是掺杂比较高的多晶硅或金属。凹陷中的由栅材料组成的封闭层，例如覆盖凹陷底部的层，已经足以得到第二栅的满意工作。为了降低第二栅的电阻，最好用第二栅完全填充凹陷。但第二栅也可以仅仅覆盖部分底部，使之小于第一栅。

在第一栅与第一表面之间可以提供栅介质，致使场效应晶体管如同金属-绝缘体-半导体场效应晶体管(MISFET)那样工作。具有栅介质的场效应晶体管的栅漏电流，比没有栅介质的场效应晶体管更低。

可以在凹陷中、第二栅与半导体本体之间，提供栅介质，致使第二栅被容性耦合到半导体本体。容性耦合的主要优点是栅漏电流低。第二栅对沟道的控制随栅介质变薄而成比例地改善。