[实用新型]基于数控振荡器的数字锁相环电路

说明书

技术领域

本实用新型涉及锁相环电路，尤其涉及一种基于数控振荡器的数字锁相环电路。

背景技术

图1是一般数字锁相环电路的框图。一般数字锁相环电路包括鉴相器、低通滤波器、数控振荡器(Digital Controlled Oscillator，简称DCO)、分频器。数控振荡器的输出经分频器分频后，形成反馈信号，反馈信号与参考信号在鉴相器里进行相位比较，其输出经低通滤波器的滤波作用后形成误差信号，这个误差信号含有反馈信号超前或滞后于参考信号的信息，它会调整数控振荡器，使数控振荡器的输出朝着使误差信号减小的方向变化(即使反馈信号的相位滞后或超前参考信号的相位)，即构成了一个负反馈环。

图2是一般数字锁相环电路的数控振荡器的框图。数控振荡器包括输入寄存器28、加法器23、累加寄存器29(如在美国专利US 6005427中公开了一种采用此种数控振荡器的数字锁相环电路)。其工作原理是：累加寄存器29的值作为被加数，在时钟信号的上升沿到来时，被加数与作为加数的输入寄存器28的值在加法器23中相加，相加后的结果分成两部分，即溢出位部分和余数部分，溢出位部分从数控振荡器的输出端输出；余数部分输入累加寄存器29的D端，为在下次时钟信号的上升沿到来时刷新累加寄存器29做准备。数控振荡器的输出信号(即溢出位部分)的频率大小与输入寄存器28的值的大小有关，值越大，输出信号的频率越高，这也就是数控振荡的调节机理。输出信号周期的改变量是工作时钟周期的倍数，即输出频率或者相位的改变是步进的，不是连续的。

在一般的数字锁相环电路中，每当参考信号上升沿到来时，参考信号上升沿捕获电路输出一个脉冲(宽度为时钟信号周期宽度)，此时误差信号输入到输入寄存器28，在这一时刻输入寄存器28的值得以修正，这样的修正将影响到数控振荡器的输出。理想的情况是：参考信号上升沿到来时，输入寄存器28的值立刻修正到理想值，数控振荡器的输出也相应地调整到位，再次出现参考信号上升沿时，因输出已经调整到位，误差信号将为零，除非参考信号本身有抖动，造成新的误差，这样的正确状态不会改变。然而实际的情况并不是这样，这与反馈环路的延迟有关。假设输入寄存器28的值已经修正到理想值，而数控振荡器的输出却是要在累加寄存器29经若干次累加操作之后才有一个输出，这是延迟之一；另外，数控振荡器的输出脉冲经分频器之后才有一个反馈信号的改变，这又是一个延迟。在这个延迟时间段中，误差信号并不是理想的零，不但不是零，而且还在向偏离零的方向变化，这是因为延迟造成了反馈的迟钝。等反馈信号有了改变时，输入寄存器28的值已经矫枉过正了(即不再是理想值)，然后整个环路会向相反的方向调整。就这样，反馈信号相位一会儿超前于参考信号相位，一会儿滞后于参考信号相位，往复阻尼振荡，振荡的时间太长，时间的长短与反馈信号的相位偏离参考信号相位的程度有关，偏离的越多，越难于锁定。简而言之，现有的数字锁相环电路从失锁到锁定，是靠负反馈环的调节，阻尼振荡式地逼近而实现的，相位锁定所需时间较长。

发明内容

针对以上问题，本实用新型提供一种改进的基于数控振荡器的数字锁相环电路，以减少数字锁相环电路锁定时的阻尼振荡时间(即减少相位锁定所需要的时间)，使数字锁相环电路快速锁定。

本实用新型所要解决的问题可以通过以下技术方案来解决：

一种基于数控振荡器的数字锁相环电路包括鉴相器、低通滤波器、数控振荡器、分频器。数控振荡器的输出经分频器分频后，形成反馈信号，反馈信号与参考信号在鉴相器里进行相位比较，其输出经低通滤波器的滤波作用后形成误差信号，这个误差信号含有反馈信号超前或滞后于参考信号的信息，它会调整数控振荡器，使数控振荡器的输出朝着使误差信号减小的方向变化(即使反馈信号的相位滞后或超前参考信号的相位)，即构成了一个负反馈环。