[实用新型]基于数控振荡器的数字锁相环电路

权利要求书

1、一种基于数控振荡器的数字锁相环电路，包括鉴相器、低通滤波器、数控振荡器、分频器，数控振荡器的输出经分频器分频后，形成反馈信号，反馈信号与参考信号在鉴相器里进行相位比较，其输出经低通滤波器的滤波作用后形成误差信号，该误差信号输入数控振荡器，其特征在于：所述数控振荡器包括输入寄存器、加法器、累加寄存器、在加法器和累加寄存器之间的选择器、选择器辅助电路；加法器的输出端与选择器的输入端相连接，选择器的输出端与累加寄存器的输入端相连接，选择器的选择端接收来自选择器辅助电路的信号，输入加法器的输出端、累加寄存器的输出端与加法器的输入端相连。

2、如权利要求1所述的数字锁相环电路，其特征在于：所述数控振荡器的累加寄存器采用D触发器，累加寄存器的D端与所述数控振荡器的选择器的输出端相连，累加寄存器的Q端与数控振荡器加法器的输入端相连。

3、如权利要求1所述的数字锁相环电路，其特征在于：所述数控振荡器的输入寄存器采用D触发器，输入寄存器的Q端与数控振荡器加法器的输入端相连。

4、如权利要求1所述的数字锁相环电路，其特征在于：所述数控振荡器的选择器辅助电路包括第一、二与门、非门、选择器、插入寄存器；第一与门能够生成插入使能信号，当插入使能信号有效时，在时钟信号的上升沿选择器辅助电路使选择器辅助电路插入寄存器、采用D触发器  的Q端的信号的状态反转，然后Q端信号再和插入使能信号在第二与门相与，相与后提取出选择器辅助电路插入寄存器的Q端的信号的上升沿，由该上升沿控制数控振荡器选择器的选择端；选择器辅助电路非门的输出端与选择器辅助电路选择器的输入端相连接，选择器辅助电路选择器的选择端与选择器辅助电路第一与门的输出端相连接，选择器辅助电路选择器的输出端与选择器辅助电路插入寄存器的D端相连接。

5、如权利要求4所述的数字锁相环电路，其特征在于：所述数控振荡器的选择器辅助电路的插入寄存器的时钟信号与数控振荡器的输入寄存器、累加寄存器的时钟信号相同。

6、如权利要求1所述的数字锁相环电路，其特征在于：若误差信号等于0代表相位超前，等于1代表相位滞后，则在进入数控振荡器第一与门之前增加一反相器。

7、如权利要求1所述的数字锁相环电路，其特征在于：第一与门能够生成插入使能信号，插入使能信号只在参考信号上升沿时有效或无效，此时反馈信号超前参考信号则有效，否则无效。