[实用新型]双面晶片封装体

说明书

本实用新型涉及一种双面晶片封装体[double sided chipPackage]，特别有关于一种具有一LOC导线架的双面晶片封装体。

习知的半导体装置[semiconductor device]以一热固性胶体〔thermosetting liquid compound j包覆一半导体晶片，以增力。该晶片的防尘及防湿性，而该晶片的I/O端点以一导线架[lead frame]的对应引脚[lead]导引接出，以供表面结合[surface mounting]至一电路板。

所谓「LOC导线架」即为引线在晶片上[Lead-On-Chip]型态导线架的简称，也就是该导线架的引脚延伸至晶片上，以该延伸至晶片的引脚电性连通该晶片，并粘贴固定晶片而不需用到导线架的晶垫[die pad]。

在美国专利案第6,118,176号中提出一种双晶片封装结构，如图1所示，该双晶片封装体10具有一LOC导线架，其上晶片11与下晶片12背对背以粘胶14[adhesivefilm]粘合，而该LOC导线架的引脚13延伸至下晶片12的下表面，以另一胶膜15固定，以供导线16连接下晶片12的焊垫与引脚13，并在上晶片11的上表面粘贴一具有孔洞的电路基板18，以供导线16连接上晶片11的焊垫与电路基板18，以及连接电路基板18与引脚13，再以一包装体17密封上述双晶片结合构造，由于须在上晶片11的上表面放置一电路基板18、且间接地多点打线[上晶片11至电路基板18再由电路基板18至导线架的引脚13]，而增加了封装成本，此外，为了在灌胶时有较均匀的上下模流，该LOC导线架的引脚13须作适度的弯折下陷〔downset]，使得该双品片封装体10需要特殊形状的LOC导线架。

本实用新型的主要目的在于提供一种双面晶片封装体，利用一LOC导线架作为一基准平面，以导线架的引脚内端上下各固定一晶片，使得在不须弯折引脚的操作下具有平衡模流[molding lowbalance]的功效，并且该导线架的引脚被上下两晶片夹合，而具有较佳的稳固性。

本实用新型的次一目的在于提供一种双面晶片封装体，利用一LOC导线架作为一基准平面，以导线架的引脚内端上下各固定一晶片，使得该双面晶片封装体具有加倍的〔记忆体]容量、最小的变形、较小的应力及较佳的保护性。

本实用新型的目的是这样实现的：一种双面晶片封装体，其特征是：包含有一LOC导线架，具有复数个引脚，其由内而外区分为承载部、内接部及外接部；一上晶片，该上晶片的上表面具有复数个焊垫，而该上品片的下表面固设于导线架引脚的承载部上方；一下晶片，该下晶片的下表面具有复数个焊垫，而该下晶片的上表面固设于导线架引脚的承载部下方；复数个导线，电性连接上晶片的焊垫与对应的引脚内接部，以及下晶片的焊垫与对应的引脚内接部；及一包装体，密封上晶片、下晶片、导线及导线架引脚的承载部与内接部。

另包含有复数个胶带，固定上晶片及下晶片于复数个引脚的承载部。

另包含有环氧化合物，固定上品片及下晶片于复数个引脚的承载部。

所述复数个引脚的承载部与内接部形成于同一平面。

所述复数个引脚的承载部与内接部形成于上晶片与下晶片的等距平面。

所述LOC导线架另包含至少一电源引脚，其具有一承载部，该电源引脚的承载部在上晶片与下晶片之间，并与其它引脚的承载部呈垂直。

由于采用上述方案：达到翘曲变形小、应力小、保护性全、引脚稳固性佳及平衡模流等多重功效。

请参阅所附图式，本实用新型将列举以下的实施例说明：

图式说明

图1美国专利第6,118,176号双晶片封装结构的截面图。

图2本实用新型的一双面晶片封装体的截面图。

图3本实用新型图2的3-3线的剖视图。

图4本实用新型的另一双面晶片封装体的截面图。

图5本实用新型图4的5-5线的剖视图。

如图2及3所示，为第一具体实施例，一种双面晶片封装体20主要包含有一LOC导线架、一上晶片21、一下晶片22及一包装体27。