[发明专利]半导体存储器

说明书

[发明的详细说明]

[发明所属的技术]

本发明涉及半导体存储器，尤其涉及谋求提高MOS静态RAM抗软差错的存储单元结构。

[现有技术]

伴随着存储单元的微细化，从封装材料中发出的α射线和来自宇宙的中子束等所产生的电子使得保持在存储节点上的数据发生反转，这类软差错的问题正日益显著。尤其是，当电源电压下降时，这类误动作显著出现。为了减少这类软差错，人们一直在进行各种尝试。

例如，专利公报2589949号公布过一种SRAM存储单元结构，图37即是其结构的等效电路图。如该图所示，存储单元100由PMOS晶体管PT1和PT2，以及NMOS晶体管NT5～NT8、NT11、NT12、NT21和NT22构成。

PMOS晶体管PT1和PT2的源极全都连接到电源电压Vcc，PMOS晶体管PT1的漏极经过节点101连接到PMOS晶体管PT2的栅极以及NMOS晶体管NT21和NT22的栅极，PMOS晶体管PT2的漏极经过节点111连接到PMOS晶体管PT1的栅极以及NMOS晶体管NT11和NT12的栅极。

NMOS晶体管NT11和NT12的源极都接地，NMOS晶体管NT11的漏极经过节点101连接到PMOS晶体管PT1的漏极，NMOS晶体管NT12的漏极经过节点102和101连接到PMOS晶体管PT1的漏极。

NMOS晶体管NT21和NT22的源极都接地，NMOS晶体管NT21的漏极经过节点111连接到PMOS晶体管PT2的漏极，NMOS晶体管NT22的漏极经过节点112和111连接到PMOS晶体管的漏极。

NMOS晶体管NT5插在位线BL50和节点101之间，其栅极连接到字线WL50。NMOS晶体管NT6插在位线BL60和节点101之间，其栅极连接到字线WL60。NMOS晶体管NT7插在位线BL51和节点111之间，其栅极连接到字线WL50。NMOS晶体管NT8插在位线BL61和节点111之间，其栅极连接到字线WL60。

在这样一种结构中，按照是从位线对BL50、BL51还是从位线对BL60、BL61得到数据，字线WL50或者字线WL60处于激活状态，通过使NMOS晶体管NT5和NT7或者NMOS晶体管NT6和NT8处于开态，可实现对作为存储节点的节点101和111的存取。

在上述结构中，把通常只由一个NMOS晶体管构成的NMOS驱动晶体管用了两个NMOS晶体管(一个驱动晶体管分为NT11和NT12，另一个分为NT21和NT22)。

因此，应把作为PMOS晶体管PT1(PT2)的漏极的存储节点分开为节点101(111)和节点102(112)，把NMOS晶体管NT11(NT21)和NMOS晶体管NT12(NT22)分别形成在PMOS晶体管PT1(PT2)所形成的N阱区的两侧。

这样一来，上述N阱区可以防止能量粒子撞击其一侧所产生的电子或空穴影响到与上述N阱区相反一侧的耗尽区，从而能够降低软差错的发生率。

[发明所要解决的课题]

但是，上述SRAM存储单元对于减少软差错仍然不够彻底，而且，问题是本来只用一个晶体管来构成驱动晶体管就可以了，现在却要用到两个晶体管，从而电路结构变得复杂化。

本发明就是为了解决上述问题提出来的，目的在于得到一种其存储单元结构的电路并不复杂，却能够减少软差错的半导体存储器。

[解决课题的方法]

本发明第一方面所述的半导体存储器具有包括相互交叉连接的第一和第二倒相器的存储单元，第一导电类型被定义为第一类，第二导电类型被定义为第二类，上述第一倒相器由属于第一类的第一场效应晶体管和属于第二类的第一场效应晶体管构成；上述第二倒相器由属于第一类的第二场效应晶体管和属于第二类的第二场效应晶体管构成。上述同属于第一类的第一和第二场效应晶体管，分别在相互独立的同属于第二类的第一和第二阱区形成。