[发明专利]IC芯片封装组件

说明书

技术领域

本发明涉及一种IC芯片封装组件，特别是一种可达到缩小体积的悬吊式IC芯片封装组件。

背景技术

随着科技的进步，各式样的电子产品不断问世，不断的更新，而当今的电子产品无不以轻、薄、小来进行研发设计，以符合现下消费者多变的需求，而如何使电子产品更小、更薄，重要关键就是在于使电子IC组件体积减小，同时在缩小IC组件的体积时，如何使耐用性提高，增加其使用寿命，乃各大电子公司对于IC组件封装技术进行改良的方向与目标。

图11示出了传统的IC芯片封装组件，它包括一电路板1(Substrate)，其下端面具有复数个锡球1a(Solder Ball)而能电性连接在另一电路板上，一银胶2(Silver Epoxy)是将一芯片3黏着在电路板1上端面，复数条金属导线4(Gold Wire)电性连接该芯片3与电路板1的电路轨迹，一封装体5(Mold)包覆该电路板1上端面、该芯片3、该些金属导线4；其中，芯片3是藉银胶2黏固在电路板1的上表面，因此封装体5必需随着芯片3的厚度而制作对应的厚高，所以该IC芯片的整体厚度依然无法有效地缩减，造成由复数个IC芯片所构成的电子产品，其体积无法得到有效缩减；

图12图A、B示出了另一型态的传统IC芯片封装组件，其具有一导线架6，该导线架6包括复数条内导脚6a及一位于中空区域的芯片承座7，一银胶8a(Silver Epoxy)是将一芯片8黏着在芯片承座7上端面，复数条金属导线8b(Gold Wire)电性连接该芯片3与内导脚6a的电路轨迹，一封装体9(Mold)包覆该导线架6、该芯片8以及该些金属导线8b，其中，封装体9随着芯片8黏贴在芯片承座7上，因此无法缩减封装体9的厚度，所以尽可能的是改变其芯片承座7的设置方式，才能达到缩减封装体9的厚度，因此，如何改善、改善方式为何，是业界一直努力的目标。

发明内容

本发明的目的是提供一种可以有效地减小体积的悬吊式IC芯片封装组件。

根据本发明的一个方面，本发明提供的悬吊式IC芯片封装组件包括：一电路板，其具有一第一表面，一相对应的第二表面，及由该第一表面向该第二表面凹设的容置空间；一架桥件，其具有一上表面及一下表面，该下表面架设在该电路板的容置空间的第一表面上方；一芯片，其设置在该容置空间内，并具有一电性作用面与该架桥件的下表面结合；复数条金属导线，是将该芯片的电性作用面电性连接至电路板的电路轨迹；及一封装体，其密封该芯片、该架桥件、该些金属导线。

藉此该芯片悬设在容置空间内，使得芯片不高出电路板第一表面，可使封装体的高度可实施较薄，同时用料也可较少，使得整体结构厚高有效缩减。

根据本发明的另一个方面，本发明提供的悬吊式IC芯片封装组件包括：一导线架，其包含有复数条内导脚，以及一位于复数条内导脚内端的中空区域；一架桥件，其具有一上表面及一下表面，该下表面架设在导线架的中空区域上方；一芯片，其设置在该中空区域，并具有一电性作用面与该架桥件的下表面结合；数复条金属导线，其分别与该些内导脚内端及芯片的电性作用面电性连接；及一封装体，其包覆该内导脚、该芯片及该些金属导线。

藉此将芯片悬设在中空区域，使得导线架无须银胶及芯片承座的设置，可有效地节省封装体的厚度，同时封装体的用料可较少，而达结构厚度的有效缩减。

为了对本发明的功效、特征及目的能有更进一步的了解与认同，下面结合附图对本发明的一较佳实施例进行详细说明。

附图说明

图1为本发明IC芯片封装组件的立体图，显示未受封装体封装，且黏着件为一直条形；

图2为本发明IC芯片封装组件立体外观图；

图3为本发明IC芯片封装组件的立体图，显示未受封装体封装，且黏着件为两对应的U形；

图4A为本发明IC芯片封装组件的俯视图，显示四个对应芯片受两直条形的架桥件而设置于容置空间内；

图4B为本发明IC芯片封装组件的俯视图，显示四个对应芯片受较大尺寸的单一架桥件而设置于容置空间内；

图4C为本发明IC芯片封装组件的俯视图，显示四个对应芯片受两连续弯折形的架桥件而设置于容置空间内；

图5A为本发明IC芯片封装组件的导线架部分的俯视图；

图5B为图5A的封装组件的剖面示意图；

图6为本发明另一IC芯片封装组件的导线架部分的俯视图，显示架桥件设置较短的情形；

图7A为本发明IC芯片封装组件的导线架部分的俯视图，显示架桥件的上表面齐平封装体外表缘；