[发明专利]制造半导体侧壁翼片的方法

说明书

                    技术领域

本发明主要涉及制备双栅极金属氧化物半导体场效应晶体管(MOSFET)，更具体地，涉及制备具有较薄外延生长沟道的双栅极MOSFET。

                       背景技术

场效应晶体管(FET)的结构可以包括单个栅极(单沟道)或一对栅极，双栅极的形式具有使更短的沟道并因而生产更快的器件成为可能的优点。当栅极长度缩减至50nm以下时，FET的比例率(scaling)受到栅控制的有限深度的限制。研究表明，将栅极设置在FET沟道的多个侧部将导致涉及短沟道特性和截止电流特性的改良的FET性能。假设硅足够薄以至于被完全耗尽，那么将栅极设置在FET沟道的多个侧部上就比标准FET更加紧密地限制电场和电荷，在标准FET中，电场无约束地深深穿进有效无限大硅基板中。完全耗尽型双栅极结构的可能的约束使得具有20-30nm的栅长度的改良的短沟道效应和器件成为可能。反向诱导沟道(inversion induced channel)将在硅的两个侧部上形成，且可能越过整个沟道，此沟道可以增加饱和电流。其它所报道的优点包括接近理想的亚域值斜率、增加的饱和电流以及减小的短沟道和漂移体效应。要求主要是5-50nm范围内的薄扩散区和低至20-100nm的栅长度，栅长度优选地为扩散长度的2至4倍。

已经提出了许多水平双栅极FET结构，尤其是SOI(硅绝缘体)双栅极FET结构。除传统的顶部栅极外，这些结构通常要求形成在薄的硅主体之下的底部栅极。因为顶部和底部栅极必须对齐至一超出当前光刻设备与方法的精度以外的公差，且因为自对准技术受到顶部和底部栅极间的层的阻碍，所以这种结构的制造是困难的。

在菲利普洪森(Hon Sum Philip)等人在IEDM97-427，IEEE1997中的“具有25nm厚硅沟道的自对准(顶部和底部)双栅极MOSFET(Self-Aligned(Topand Bottom)Double-Gate MOSFET with a 25 nm Thick Silicon Channel)”中，双栅极MOSFET被认为是缩减至20-30nm栅极长度的极限的补偿型金属氧化物半导体(CMOS)的最有前途的候选者。假设硅沟道厚度可以减小至10-25nm且栅氧化物的厚度减小至2-3nm，精确蒙特卡洛器件模拟和分析计算预示了缩减至20-30nm栅极长度器件性能的连续改善。然而，因为失准将导致额外的栅极对源极/漏极的重叠电容和电流驱动损耗，所以顶部和底部的对准对于高性能非常关键。

下述专利涉及FET，具体地涉及双栅极FET。

褚(Chu)等人的标题为“垂直双栅极场效应晶体管(Vertical Double-GateField Effect Transistor)”的美国专利第5,780,327号描述了垂直双栅极场效应晶体管，它包括排列在主体或SOI基板上的堆垛(stack)内的外延沟道层和漏极层。利用不同的氧化速率将栅氧化物热生长在堆垛的侧部上，以使输入电容的问题减至最小。栅极围绕在堆垛一端的周围，而接触部形成在第二端。掩埋在堆垛第二端内的刻蚀终止层使得接触部可以直接制造到沟道层上。

索罗门(Solomon)等人的标题为“制造具有侧壁源极-漏极接触部的单和双栅极场效应晶体管的方法(Method for Making Single and Double GateField Effect Transistors with Sidewall Source-Drain Contacts)”的美国专利第5,773,331号描述了用于制造具有侧壁漏极接触部的单栅极和双栅极场效应晶体管的方法。相对于下面的支撑结构抬升FET沟道，并且源极和栅极区形成为沟道的组成部分。

特沃瑞(Tiwari)等人的标题为“具有超窄沟道的自对准双栅极MOSFET(Self-Aligned Dural Gate MOSFET with an Ultranarrow Channel)”的美国专利第5,757,038号涉及通过自对准工艺形成的具有充分一致宽度的超薄沟道的自对准双栅极FET。在不同的材料之间利用选择性刻蚀或受控氧化，以形成在源极和漏极区间延伸的垂直沟道，它具有从2.5nm到100nm范围内的厚度。