[发明专利]半导体集成电路和测试容易化电路的自动插入方法

说明书

发明领域

本发明涉及一种利用设计资产(IP：intellectual property：知识产权)的功能模块(function block)改良所构筑的SOC(systemon chip)的测试容易化技术的半导体集成电路和测试容易化电路的自动插入方法，特别是，涉及对外部端子比较少的SOC内部设置的IP实现有效率地而且高质量测试的半导体集成电路和测试容易化的自动插入方法。

近年来，已经开发出了一种叫做SOC的能几乎全部搭棕大规模LSI的系统。SOC中，采用集成实现更限定功能的功能模块IP，缩短开发周期变得重要起来。SOC的测试方面，也在进行以该IP为对象的测试容易化设计(Design  For  Testabillty：DFT)方法。作为SOC的IP基础(base)的基本DFT方法。

    (1)并行存取(parallel access)插入(MUX

  (多路转换器

(multiplexer)插入)，

    (2)串行存取(serial access)插入

两种。(1)就是经由MUX，从SOC外部能直接控制、观测SOC内部IP的输入出端子，倘采用作成测试图(test pattern)，监控在SOC的逻辑模拟上作为对象的IP输入输出端子的值，就容易制造。

图14中示出采用现有方法的MUX插入方法的SOC构成。在图14中，SOC141内有测试对象IP142，而且对IP142的多个位(bit)的输入端子，在从用于与正常工作的功能模块143(图14中的logic1)的连接配线之间设有MUX阵列(MUXarray)144，从SOC141的输入端子T11来的配线连接到MUX阵列144的又一方输入。在IP测试时，对该MUX阵列的选择信号(一般说，向SOC141的输入信号，图未示)，通过选择从SOC141的输入端子T11来的测试数据，从SOC141的外部把数据加到IP142上。对于从IP142来的输出，这些信号将在输出前直至功能模块145(图7中logicl2)的适当位置进行分支，并在从SOC141内的适当功能模块145到SOC141的输出端子(输出电路)T12的连接配线之间进行设置，用与IP142输入时相同的选择信号，作为控制MUX阵列146的一个输入进行连接。IP142的测试时，MUX阵列146将选择从IP142输出，从IP142来的输出就可以在SOC141的外部进行观测。

并且，至于IP142的双向信号端子，则将双向MUX阵列(一般说来由总线构成)147设置在正常工作时的功能模块143、144与SOC141的双向信号端子(电路)T13之间，测试时，通过已经说过的两种MUX阵列144、146中所用的选择信号，仅IP142的双向信号端子与SOC141的双向信号端子(电路)T13变成信号可交换的状态，此外，为了防止MUX阵列147上的信号冲突，通过利用用于决定从IP142来的输入或输出的信号方向的信号(图未示出)，就可以恰如IP142的双向信号端子那样使SOC141的双向信号端子T13工作。根据MUX插入方法，就是采用以上的这种结构，测试SOC内的IP142。

另一方面，要是上述(2)，就在IP142的内部基于进行扫描的方法，借助于ATPG(Automatic Test Pattern Generation：自动测试图形发生器)制成测试图。对IP142的输入出端子设置所谓Wrapper的对应于各个端子的F/F，并与其串联连接，从SOC141的外部依次输入规定的测试图，使得可SOC141的外部进行观测。

这些现有的方法之中，上述(1)MUX插入方法比上述(2)的方法，故障检出率稍有降低，但有测试所需的构成面积增加少，执行测试的频率也高的优点。另一方面，SOC141的外部端子比IP142的外部端子要少时就不合用，存在着不得不实施上述(2)方法的问题。

发明内容

如以上说明的那样，在一种测试具备IP的SOC的现有方法的MUX插入方法里，测试上所需的构成少，测试时间可能也短，相反SOC的外部端子比IP的外部端子少的情况下，将有招致不能实施该方法的不合适。另一方面，在现有方法的其他串行存取方式方面，故障检测率与MUX插入方法相比较提高了，但测试上所需的构成却大型化，也招致测试时间延长这样的不合适。