[发明专利]半导体集成电路和测试容易化电路的自动插入方法

权利要求书

1一种多个功能模块相互连接构筑的半导体集成电路，其特征在于具有：

具备通过选择电路连接到上述另外的功能模块的输出端子或上述半导体集成电路的输入端子的输入端子、通过双向选择电路连接到上述另外的功能模块的双向端子或上述半导体集成电路的双向端子的双向端子的功能模块；以及

连接上述功能模块的输出端子，从上述功能模块接收并行的多个(n)位的测试输出，对该测试输出进行标记压缩，以比上述多个(n)位要少的m(m＜n)位单位，从上述半导体集成电路的输出端子，输出标记压缩后的数据，作为测试容易化电路功能的测试结果存储电路。

2根据权利要求1所述的半导体集成电路，其特征在于上述测试结果存储电路，从上述功能模块接收并行的多个(n)位的测试输出，并从上述半导体集成电路的输出端子，串行输出该测试输出。

3根据权利要求1或2所述的半导体集成电路，其特征在于上述测试结果存储电路使用比从上述功能模块并行输出的测试输出的多个(n)位还要多的个数的触发电路，进行标记压缩。

4根据权利要求1所述的半导体集成电路，其特征在于具备：

多个上述测试结果存储电路，

分别与上述多个测试结果存储电路对应的多个上述功能模块，

从上述多个功能模块之中选择进行测试的上述功能模块的译码电路；以及

上述多个测试结果存储电路，从对应的上述功能模块接收并行多个位的测试输出，并对该测试输出进行标记压缩或串行输出，以比上述多个位要少的位单位，从上述半导体集成电路的输出端子，并行输出标记压缩后的数据或串行输出。

5根据权利要求1所述的半导体集成电路，其特征在于具备：

多个上述测试结果存储电路，

分别与上述多个测试结果存储电路对应的多个上述功能模块，

从上述多个功能模块中选择进行测试的上述功能模块的译码电路；以及

上述多个测试结果存储电路，串联连接，从对应的上述功能模块接收并行多个位的测试输出，对该测试输出进行标记压缩或串行输出，通过串联连接的上述多个测试结果存储电路的最后级的上述测试结果存储电路的输出端子，以比上述多个位要少的位单位，从上述半导体集成电路的输出端子，并行输出标记压缩后的数据或串行输出。

6根据权利要求1所述的半导体集成电路，其特征在于具备

多个上述功能模块，

选择上述多个功能模块输出的输出选择电路，

控制上述输出选择电路的选择工作的译码电路；以及

上述测试结果存储电路，接收由上述输出选择电路所选定的功能模块的输出。

7、一种在多个功能模块相互连接而构筑的半导体集成电路中，插入测试容易化电路的测试容易化电路的自动插入方法，其特征在于：

输入表示上述半导体集成电路的输入输出端子，上述功能模块的测试中可利用的输入输出端子，用于实现上述半导体集成电路功能的上述功能模块的输入输出端子，和上述半导体集成电路的输入输出端子内部连接的网数据；包括用于确认上述半导体集成电路工作的测试图的上述半导体集成电路的相关数据，和包括记述上述功能模块的输入输出端子、用于实现上述功能模块的功能的工作的信息、用于检查故障的有无的测试测试容易化方法的种类、根据其方法准备的测试图的上述功能模块的相关数据；

根据上述输入，对成为测试对象的上述功能模块，将作为测试容易化电路功能，在上述半导体集成电路中插入根据权利要求1所述的测试结果存储电路、或根据权利要求4或5所述的测试结果存储电路和译码电路、或根据权利要求6所述的测试结果存储电路、输出选择电路和译码电路；以及

输出插入上述测试容易化电路的上述半导体集成电路的网数据，在插入上述测试容易化电路的上述半导体集成电路中可利用上述功能模块的测试图，使其包括变换后的测试图的上述半导体集成电路的测试容易化电路插入后的相关信息。