[发明专利]一种闪存的结构

说明书

本发明是有关于一种内存的结构，特别是有关于一种闪存(FlashMemory)的结构。

近来由于便携式电子产品需求增多，闪存的需求明显增加。由于其技术日趋成熟，成本下降，不仅刺激了购买意向，而且有新的市场应用。近来发展的闪存结构的可电除且可编程只读存储器已具有较快的存取速度。数字照相机的底片、个人随身电子记事簿的内存、个人MP3随身听、电子答录装置、可程序IC等等均是闪存应用的市场。

请参照图1，其给出了一种闪存的结构剖面。此结构包括一层穿隧氧化层(Tunneling Oxide)102、一个控制栅极(Control Gate)108、一层氧化层110、一个浮置栅极(Floating Gate)104与一个源极/漏极区；浮置栅极104配置在穿隧氧化层102上；氧化层110配置在浮置栅极104上；控制栅极108配置在氧化层110上；源极/漏极区106则是配置在浮置栅极104两侧的基底100中。

当闪存进行编程(Program)时，用适当的编程电压分别加到源/漏极区106与控制栅极108上，电子将由源极区106经由信道(Channel)流向漏极区106。在此过程中，将有部分的电子会穿过复晶硅浮置栅极104层下方的穿隧氧化层102，进入并且均匀分布在整个浮置栅极104中，这种电子穿越穿隧氧化层102进入浮置栅极104的现象，称为隧穿效应(Tunneling Effect)。

隧穿效应可以分成两种情况，一种称为信道热电子注入(ChannelHot-Electron Injection)，另一种称为Fowler-Nordheim隧穿(F-NTunneling)。通常闪存是以信道热电子编程，并且通过源极旁边或信道区域以Fowler-Nordheim遂穿抹除。但是，如果浮置栅极下方的穿隧氧化层有缺陷(Weak Point)存在，则容易造成组件的漏电流，影响组件的可靠度。

为了解决闪存组件漏电流问题，目前的作法是利用氧化硅/氮化硅/氧化硅(Oxide-Nitride-Oxide，简称ONO)复合层所构成的堆栈式(Stacked)结构作为浮置栅极与控制栅极之间的介电层。

因为ONO介电层中的氮化硅层具有抓住电荷的效果，所以射入ONO层中的电子并不会均匀分布在整个氮化硅中，而是以高斯分布的方式集中在氮化硅的局部区域上，因此，对于氧化层其缺陷的敏感度较小，组件漏电流的现象较不易发生。

此外，ONO介电层的优点还包括在组件编程时，电子仅会在接近源极或漏极上方的信道局部性地储存。因此，在进行编程时，可以分别对源/漏极区以与门极施加电压，而在接近于另一端源/漏极区的氮化硅层中产生高斯分布的电子。所以可通过改变栅极与其两侧的源极/漏极区所施加电压，可以在单一的ONO介电层中存在两个具有高斯分布的电子、单独一个具有高斯分布的电子或是不存在电子。因此，此种以氮化硅材质作为介电层的闪存，可以在单一的存储单元中写入四种状态，是一种单一存储单元二位(1 cell 2bit)的闪存。然而，上述闪存在进行编程时，需要适当的编程电压分别加到源/漏极区与控制栅极上，而在此过程中所需的电压值会随着浮置栅极与控制栅极间的介电质的材质而改变，所以如何将编程电压值降至最低已经是刻不容缓的议题。

本发明的目的是提供一种闪存的结构，以使操作闪存所需施加的电压值降低，进而减少能源损耗。

本发明提供一种闪存的结构，其结构包括一层穿隧氧化层、一个浮置栅极、一层介电叠层、一个控制栅极与一个源极/漏极区，其中介电叠层是由一层第一氧化层、一层高介电常数材质的介电层与一层第二氧化层依次堆栈而成，且配置在浮置栅极与控制栅极之间；浮置栅极配置在穿隧氧化层上；控制栅极配置在介电叠层上；源极/漏极区则是配置在浮置栅极两侧的基底中。此外，可依照高介电常数介电层的带隙(Band Gap)大小，决定是否省略在高介电常数介电层与控制栅极间的第二氧化层，如果所使用的高介电常数介电层的BandGap与氧化硅的Band Gap相近或更大，则可不包括此第二氧化层；反之，如果高介电常数介电层的Band Gap小于氧化硅的Band Gap，则需包括此第二氧化层。所谓的高介电常数的材质是指比氮化硅/氧化硅(Si3N4/SiO2，亦称为NO)高的介电常数的材料，并非为正规的名词；而带隙是指金属与半导体中两个容许电子能带间的间隙。另外，因为氧化铝具有高介电常数与高带隙的特征，所以介电层材质为氧化铝时，则不需要其它的氧化层。

因为本发明利用高介电常数介电层作为介电叠层的材质，所以可使操作闪存所需施加的电压降低，进而减少能源损耗。