[发明专利]用于半导体集成电路的熔丝电路

权利要求书

1.一种用于半导体集成电路的熔丝电路，包括：

多个熔丝；和

多个用于响应于熔丝的状态传送信号的传输电路。

2.根据权利要求1中所述的熔丝电路，其特征在于，多个熔丝具有相同的熔断状态。

3.根据权利要求1中所述的熔丝电路，其特征在于，每个熔丝包括两个端部，其中一端连接于电源电压。

4.根据权利要求3中所述的熔丝电路，其特征在于，传输电路与熔丝相对应，每个传输电路包括：

一个传输选通电路，具有一个输入端，一个输出端，和一个连接到相应的熔丝另一端的主控制端，和一个辅助控制端；和

一个反相器，具有一个连接到相应的熔丝另一端和主控制端的输入端，和一个连接到辅助控制端的输出端。

5.根据权利要求4中所述的熔丝电路，其特征在于，该传输选通电路包括：

一个第一传导晶体管，具有一个连接到输入端的第一电极，一个连接到相应的熔丝另一端的控制极，和一个连接到输出端的第二电极；和

一个第二传导晶体管，具有一个连接到输入端的第二电极，一个连接到反相器输出端的控制极，和一个连接到输出端的第一电极。

6.根据权利要求4中所述的熔丝电路，其特征在于，电源电压施加于输入端。

7.根据权利要求5中所述的熔丝电路，其特征在于，每个传输电路还包括一个电阻，其一端连接到第一传导晶体管控制极和反相器输入端，另一端连接于电源电压。

8.一个用于记忆关于半导体集成电路的信息的熔丝电路，包括：

多个熔丝，每一个熔丝具有两个端部，其中一端连接于电源电压，熔丝记忆相关于半导体集成电路的预定信息；和

多个传输电路，每一个连接到熔丝其中相应的另一端，用于响应于熔丝所产生的预定信息将一个输入信号传送到一个输出端，

其中，各传输电路是串联的。

9.根据权利要求8中所述的熔丝电路，其特征在于，熔丝记忆一比特的相关于半导体集成电路的预定信息。

10.根据权利要求8中所述的熔丝电路，其特征在于，每个传输电路包括：

一个传输选通电路，具有一个输入端，一个输出端，一个连接到相应的熔丝另一端的主控制端，和一个辅助控制端；和

一个反相器，具有一个连接到相应的熔丝另一端和主控制端的输入端，和一个连接到辅助控制端的输出端。

11.根据权利要求8中所述的熔丝电路，其特征在于，传输选通电路包括：

一个NMOS晶体管，具有一个连接到输入端的漏极，一个连接到相应熔丝的另一端的栅极，和一个连接到输出端的源极；和

一个PMOS晶体管，具有一个连接到输入端的源极，一个连接到反相器输出端的栅极，和一个连接到输出端的漏极。

12.根据权利要求11中所述的熔丝电路，其特征在于，传输电路还包括一个电阻，其一端连接到NMOS晶体管的控制极和反相器的输入端，另一端连接于电源电压。