[发明专利]使用连续淀积技术淀积难熔金属层的方法与装置

说明书

本发明涉及对于半导体衬底的处理。具体的说，本发明涉及在半导体衬底上淀积难熔金属层的改进方法。

半导体制造业不断要求在增加淀积于具有较大表面面积衬底上的各层的均匀性的同时可以获得较高的生产率。这些与材料相结合的相同因素也可以提供在单位面积衬底上的电路的较高集成度。随着电路集成度的增加，对较高均匀性及有关层厚的过程控制的要求就会增加。结果，已发展了多种具有成本效益的在衬底上淀积层的技术，该技术同时保持对层的特性的控制。化学气相淀积(CVD)是最普通的用于在衬底上淀积层的淀积方法之一。CVD是依赖流量的淀积技术，为产生所要得到的均匀厚度层，该技术需要精确控制衬底温度以及引入处理室的前体。由于会使处理室的设计以及为保持足够均匀性的气体流动技术变得更复杂，这种需要在衬底尺寸增加时变得更苛刻。

与CVD相比，可以进行较多步骤涂敷的CVD的派生技术为原子层淀积(ALD)。ALD基于最初用于制造电致发光显示器的原子层外延(ALE)。ALD用化学吸收作用以在衬底表面形成反应前体分子的饱和单层。它通过向淀积室里交替脉冲输入适当的反应前体而实现。每次反应前体的输入被不活泼气体冲洗隔开，以提供附加于先前淀积层的新原子层，从而在衬底上形成均匀层。重复该循环以形成所需厚度的层。ALD技术的缺点是淀积速度较低，小于典型CVD技术至少一个数量级。

以高淀积速度形成膜层和提供足够分步涂敷是相互冲突的特性，经常需要为获得一方而牺牲另一方。在形成将由介电层隔开的邻近金属层连接起来的接点的过程中，当难熔金属层淀积以涂敷间隙或者通路时这种冲突就尤其明显。在历史上，为了廉价快速形成接点，使用CVD技术以淀积诸如难熔金属的导电材料。由于半导体电路集成度的增加，在较多步骤涂敷中使用钨。结果，由于该方法大的产量，使用CVD技术淀积钨在半导体加工中获得广泛应用。

但是，用传统CVD方法淀积钨存在几个缺点。例如，在半导体衬底上钨层的涂敷层淀积在400℃是十分耗时的。钨的淀积速度可以通过增加淀积温度而提高，该淀积温度可以增加到诸如500～550℃。但是，在该较高范围下的温度会损害结构和正在形成的集成电路的下层部分的完整性。由于导致产生反射率低于硅基片20％的相对粗糙表面，使用钨还会妨碍在制作过程的光刻步骤。最后，已表明钨难于均匀淀积。已表明对于钨会带来大于1％的膜厚的变化，由此会妨碍对层的电阻系数的控制。已有几种针对克服上述缺点而进行的尝试。

例如，在受让于本发明受让人的Chang等人的美国专利号为5028565的专利及其它专利中，公开了通过改变淀积化学而提高钨的均匀性的方法。该方法包含在相关部分中在通过大块淀积进行淀积钨前在中间阻挡层上形成成核层。成核层从六氟化钨、氢、硅烷和氩气的气体混合物中形成。成核层被描述为提供促进均匀钨层在其上淀积的生长点的层。成核层的优点被描述为取决于所用阻挡层。例如阻碍层由氮化钛形成时，钨层厚度均匀性提高差不多15％。当阻挡层由溅射钨或者溅射钛钨形成时，成核层的优点不太明显。

因此，需要提供提高淀积于半导体衬底上的难熔金属层的特性的技术。

形成难熔金属层的方法和系统，其特征在于：通过连续淀积技术对衬底成核，在该连续淀积技术中，衬底依次暴露于第一和第二反应气体中，随之形成层，通过气相淀积，对成核层进行化合物的大块淀积，该化合物包含于第一和第二反应气体中之一。所有的处理步骤可以在相同或者不同的处理室内进行。例如，成核可以在不同于进行大块淀积的处理室的处理室内进行。还公开了用于控制所得到的层中的氟原子的存在的技术，该氟原子的存在为在成核的过程中所用载体气体的函数。

图1为根据本发明的半导体处理系统的透视图；

图2为上述图1中处理室的详细说明图；

图3为在连续淀积过程中第一分子在衬底上淀积的示意图；

图4为在连续淀积以形成难熔金属层的过程中第二分子在衬底上淀积的示意图；

图5为根据本发明，引入如上面图2中所示的处理室中的气体浓度，与存在于处理室中的气体的时间的图解图；

图6为根据本发明，ALD循环次数与层厚的关系的图解图，该层使用连续淀积技术形成于衬底上；

图7为根据本发明，连续淀积循环次数与层的电阻系数的关系的图解图，该层使用连续淀积技术形成于衬底上；

图8为根据本发明，层的淀积速度与衬底温度的关系的图解图，该层使用连续淀积技术形成于衬底上；

图9为根据本发明，层的电阻系数与衬底温度的关系的图解图，该层使用连续淀积技术形成于衬底上；