[发明专利]制造分裂栅极按块擦除存储器单元的方法

说明书

本发明有关一种制造分裂栅极按块擦除存储器单元的方法。

按块擦除存储器是可快速存取的高密度非挥发性半导内存，与其它非挥发性半导内存(例如：可擦去可编程只读存储器(EPROM)，电可擦可编程只读存储器(EEPROM))比较起来，按块擦除存储器最适用于需要经常操作读写步骤的配备，因其与磁性内存(如硬盘或软盘)相比较重量更轻。按块擦除存储器在电子消费市场上占有相当重要的地位，由于数字相机市场的快速成长以及对轻重量笔记本电脑的高度需求，因此对高密度按块擦除存储器的要求也持续增加。

美国专利第5,029,130、5,045,488、5,067,108以及5,202,850号，均列为本发明的参考资料，其中，揭示一种含有再结晶(re-crystallized)浮动栅极的电可擦可编程内存的制造方法。在上述专利中所揭示的方法中，首先在一基板上形成第一层介电层，于其上沉积一层复晶硅或非晶硅层，之后再覆盖一保护层，经回火步骤后便形成再结晶硅层。移除所述保护层的一部分以定义一浮动栅极区域，接着在浮动栅极上形成一罩幕氧化层，然后移除剩余的保护层与其下的再结晶硅层。在所述浮动栅极与基板上形成一第二介电层，与所述浮动栅极相邻，最后形成一控制栅极并定义图案，且在基板上形成源极和汲极。

请参见图1(A)至1(C)。图1(A)为上述现有技术中按块擦除存储器的俯视图，图1(B)及图1(C)分别是上述按块擦除存储器沿着BB’线与CC’线的截面图。所述按块擦除存储器包含一半导体基板1，通常是P型硅基板，其掺杂值约为5ohm-cm。在所述基板上，含有一汲极区域2，一源极区域3，以及一介于所述汲极区域2与所述源极区域3间的通道区域4。所述汲极区域2与源极区域3通常是N掺杂硅。于上述三区域上形成一穿隧氧化层5，如图1C所示，在所述穿隧氧化层5之上为一层或多层浮动栅极(第一复晶硅层)，所述浮动栅极位于所述汲极区域2和所述源极区域3的一部份之上。于所述浮动栅极之上形成一个可以是二氧化硅、氮化物或氮氧化硅组成的隔离层6，接着，形成一控制栅极覆盖在浮动栅极和通道区域的一部份上。于一抹除步骤中，在汲极与源极区域上施以一接地电压，而在控制栅极上施以一高正电压，控制栅极上的高正电压使得浮动栅极上的离子以所谓的Fowler-Nordheim穿隧机制射入，由隔离层通往控制栅极的通道中，而使浮动栅极去离子化。

在程序化或写入步骤中，源极区域上供应一接地电压，在控制栅极上施以一略高于启始电压的正电压，而在汲极区域上施以一高正电压。在这样的情况下，聚集在源极区域的电子会经由一较弱反转的通道区域(weakly inverted channel)流至汲极区域。这些电子将因侧壁下表面区域的电位差而被加热，经由隔离层射入浮动栅极而使得浮动栅极被充电。当电源关掉后，环绕在浮动栅极旁的隔离层将可阻止储存在浮动栅极的电子逃脱。

然而，上述按块擦除存储器结构存在数个缺陷，这些缺陷包括：(1)由于形成场氧化层时所产生的鸟嘴(bird beak encroachment)而使场氧化区域图案圆钝化(corner rounding)而造成失真，(2)由于现今光刻技术的限制而使第一复晶硅层(即浮动栅极)图案圆钝化，(3)浮动栅极与场氧化区域间无法对准，(4)浮动栅极与第二复晶硅层(即控制栅极)间无法对准，以及(5)浮动栅极与场氧化区域间非零覆盖(non-zero overlap)的问题等等。

其中，经常发生在浮动栅极与场氧化区域间无法对准的问题成为缩小按块擦除存储器单元尺寸的瓶颈，而第一复晶硅层(即浮动栅极)与第二复晶硅层(即控制栅极)间无法对准的问题同样也在两两相对的内存单元间(mirror cells)造成不同的控制栅极长度。如图1C所示，L1与L2分别表示二个不同长度的控制栅极。此外，浮动栅极与场氧化区域之间非零覆盖的问题降低源极偶合效率，亦是无法缩小内存单元尺寸的限制之一。

由于在电子设备消费市场中按块擦除存储器的重要性与日俱增，为了改进按块擦除存储器的表现与品质同时缩小其尺寸，已有许多研究人员致力于此领域的研究发展。

本发明的目的是提供一制造按块擦除存储器单元的改进方法，用于减少现有技术中常见的按块擦除存储器边缘圆钝(corner rounding)及无法对准问题。

本发明提供一种具有分裂栅极的按块擦除存储器单元的制造方法，包括如下步骤：

(1)形成第一复晶硅层与场氧化层：