[发明专利]非易失性内存及其制作工艺有效

专利信息
申请号: 01119624.6 申请日: 2001-05-16
公开(公告)号: CN1385903A 公开(公告)日: 2002-12-18
发明(设计)人: 周国煜 申请(专利权)人: 华邦电子股份有限公司
主分类号: H01L27/105 分类号: H01L27/105;H01L21/8242
代理公司: 上海专利商标事务所 代理人: 任永武
地址: 台湾省新竹市新*** 国省代码: 台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 非易失性 内存 及其 制作 工艺
【说明书】:

发明涉及一种非易失性内存及其制作工艺。

非易失性内存(nonvolatile memory)的应用已日趋普遍,例如电可擦可编程只读存储器(EEPROM)(Electrically Erasable Programmable Read Only Memory),按块擦除存储器(Flash memory)等即是。

请参见图1。常见的非易失性内存的结构有浮动栅氧化膜(FLOTOX)存储结构,其基本上是在控制栅极21与基极(substrate)25之间施加一足以使氧化层产生Fowler-Nordheim(F-N)穿隧效应的电压,通过电子自汲极24经穿隧氧化层26(tunneling oxide)穿隧至浮动栅极22内,提升临界电压,以达到抹除(erase)数据的目的。并且可以将电子从复晶硅浮动栅极22中穿过隧穿氧化层26吸到汲极24中,以降低晶体管的临界电压,达到写入数据的目的。

请参见图2。另一种SONOS非易失性存储结构原理与上述相近,在栅极71下方有二层氧化层74,75及一层氮化物层73。当写入程序(program)数据的时候,在栅极71与井区(well)72间加一高电压,从井区72吸附电子至氮化物层(Nitride)73,而在抹除(erase)时,则可将栅极71接地,施与井区72(well)一高电压,使空穴(holes)注入氮化物层(Nitride)73与电子产生电性中和的效果。这样则可通过改变临界电压Vt(threshold voltage)达到写入/抹除存储数据的目的。

在非易失性内存中,条件最恶劣的存储单元(cell)通常扮演重要的角色。只要它失效(fail),整个内存就失效。也就是说,只要有一个存储单元其存储时间(retention time)或持久力(endurance)达不到标准,则整个芯片(chip)就提早失效。

一般而言,FLOTOX存储元件失效的主要原因在于穿隧氧化层的品质。若其品质不良,则浮动栅中无法储存电荷,这样将造成数据的流失。而穿隧氧化层的缺陷(defect)往往随机出现,故为了提高储存数据的正确性,常使用多个FLOTOX存储元件储存单一数据。

请参见图3。以Q-cell为例(请参见范库等人[41],SEEQ 1988,电气及电子工程师学会许可(with permission of IEEE),其一个存储单元是由二串联存储元件11所组成。其原理主要利用感应放大器(sense Amplifier)作为分压的判别,除非二个串联组件都失效(fail),不然数据依然正确。借此虽可提高数据正确性,但是存储单元尺寸(cell size)较大。

而如何通过结合传统的FLOTOX结构与SONOS结构,使之具有如图1的高可靠度度且同时又能降低组件的大小,是为本发明所关注者。

本发明的目的是提供一种具有改进结构的非易失性内存及其制作工艺,可以实现:提供宽广的写入/抹除临界电压差(write/erase threshold voltage window);延长非易失性存储元件的存储时间及持久力;提升可靠度及减少组件体积;增加抗辐射的作用;制造过程与传统FLOTOX制作工艺相近。

为实现上述目的,根据本发明一方面的非易失性内存,其特点是它包括:一半导体基板;一氧化层/氮化物层/氧化层(ONO)的复合介电层,是形成于所述半导体基板上;一浮动栅,是形成于所述氧化层/氮化物层/氧化层的复合介电层上;以及一控制栅,是形成于所述浮动栅上。

其中,所述半导体基板是为一源极及汲极已成型的基板,具一通道(channel),位于其源极及汲极之间,而所述ONO存储结构即形成于所述源极及汲极已成型的基板的通道(Channel)上与所述浮动栅之间。

ONO存储结构的第一氧化层是形成于所述半导体基板上,其氮化物层是形成于所述第一氧化层上,另外第二氧化层则形成于所述氮化物层上。

通过注入若干电子于ONO存储结构可记录一数字数据。当然,若干电子是注入ONO存储结构的氮化物层。而通过注入若干空穴于ONO存储结构可抹除(erase)所述数字数据。同理,若干空穴是注入ONO存储结构的氮化物层。

当然,浮动栅极(floating gate)及所述控制栅极(control gate)之间包括一介电层。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司,未经华邦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/01119624.6/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top