[发明专利]半导体装置及其制造方法

说明书

本发明涉及半导体装置及其制造方法，更具体地说，涉及作为用于液晶驱动用IC等的高电压元件的LD(横向双扩散)MOS晶体管技术。

所谓LDMOS晶体管构造，是在半导体衬底表面侧形成的扩散区，扩散导电型的不同杂质，形成新的扩散区，将这些扩散区的横方向扩散的差异用于有效沟道长，通过形成短沟道，适用于低导通电阻化的元件。

图15是说明已有的LDMOS晶体管的剖面图，图示了N沟道型LDMOS晶体管的构造。省略了P沟道型LDMOS晶体管构造的说明，然而，众所周知，仅是导电型不同，是同样的构造。

图15中，51是导电型例如P型的半导体衬底，52是N型阱区，在该N型阱区52内形成LP层53(构成P型体区)的同时，在该LP层53内形成N型扩散区54，而且在上述N型阱区52内的LN层55(构成漂移区)上形成N型扩散区56。在衬底表面通过LOCOS氧化膜57和栅极绝缘膜58形成栅电极59，在该栅电极59正下方的LP层53的表面区形成沟道区60。

将上述N型扩散区54作为源区，将N型扩散区56作为漏区。61是取得LP层53的电位的P型层，62是层间绝缘膜。

上述LDMOS晶体管中，以扩散方式形成构成漂移区的LN层55，使LN层55表面的浓度较高，则LN层55表面的电流容易流通，并可实现高耐压化。这样构成的LDMOS晶体管，称为表面缓和型(RESURF)LDMOS，上述LN层55的漂移区的掺杂剂浓度，被设定为满足RESURF条件。该技术在特开平9-139438号公报等中公开。

如图15所示，构成上述LDMOS晶体管P型体区的LP层53的端部在栅电极59下，作为能调整其阈值电压的范围，存在于有源区之下。

LP层53的端部的电场集中与来自栅电极59的电场效应相乘，引起局部电流集中，成为降低驱动能力的原因。

由于构成漏区的N型扩散56和栅电极59之间外加高电压，则必须形成较厚的高耐压用栅极绝缘膜58，妨碍了微细化。

图16是说明已有半导体装置基本构成的剖面图。

151是导电型例如为P型的半导体衬底，在该衬底151上形成未图示的元件隔离膜和第1、第2栅极绝缘膜152、153,154是以从该第1栅极绝缘膜152跨越第2栅极绝缘膜153一部分的方式被构图形成的栅电极。155是低浓度的源·漏区，156是高浓度的源·漏区，形成LDD(Lightly Doped Drain轻掺杂漏)构造。为方便起见仅图示了漏区侧。157是与上述源·漏区156接触连接的源·漏电极。

本发明者通过器件模拟，查明了上述半导体装置中各电压Vgs的电场集中处。其结果，判明了可根据低浓度源·漏区155的浓度分布的设定状况，表示不同的耐压特性。即如图17(a)、(b)所示，当该源·漏区155的表面浓度是较低浓度(例如5～10¹⁶/cm³程度)时，衬底电流1 sub随电压Vgs增大可形成2个峰值(double hump构造)(参照图17(a))。图17(a)是表示相对于在上述浓度的电压Vgs的衬底电流1sub的特性图(Vds=60V)，图17(b)是表示相对于该电压Vds的电流1ds的特性图。

首先，图17(a)所示的衬底电流1sub的第1峰值(1)是由于当电压Vgs＜电压Vds时产生从漏区155向栅电极154的电场而引起的，电场集中处是图16所示的第1区(1)。

当电压Vgs=电压Vds时，漏区155和栅电极154之间没有电位差，衬底电流1sub为最小。

当电压Vgs＞电压Vds时，由于电压Vgs产生的载流子感应，图16所示的第1区(1)的电阻变小，对于图16所示的第2区(2)的耗尽层的电压由于电阻分割而变大，图16所示的第2区(2)的电场呈现优势。这时，衬底电流1sub再次上长，形成图17(a)所示的衬底电流1sub的第2峰值(2)。

当低浓度的源·漏区155的浓度分布是较低浓度时，衬底电流1sub的第1峰值(1)降低，电压Vgs在低区的漏耐压是有效的，然而，由于衬底电流1sub的第2峰值(2)比较高，故在电压Vgs高的区存在不具有耐压的问题。