[发明专利]半导体器件及其制造方法无效
| 申请号: | 01117043.3 | 申请日: | 2001-02-27 |
| 公开(公告)号: | CN1320969A | 公开(公告)日: | 2001-11-07 |
| 发明(设计)人: | 菊地修一;西部荣次 | 申请(专利权)人: | 三洋电机株式会社 |
| 主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L21/336;G02F1/136 |
| 代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 王岳,叶恺东 |
| 地址: | 日本*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体器件 及其 制造 方法 | ||
1.一种半导体器件,配有:在半导体衬底上通过栅绝缘膜形成的栅电极;形成得与该栅电极邻接的第一导电型本体区;形成在该第一导电型本体区内的第二导电型的源区以及沟道区;在与所述第一导电型本体区分隔的位置上形成的第二导电型的漏区;形成得包围着该漏区的第二导电型的漂移区,
其特征在于,在所述栅电极之下形成与所述第一导电型本体区连接的第一导电型的杂质层。
2.如权利要求1所述的半导体器件,其特征在于,所述第一导电型杂质层形成在所述栅电极之下的有源区域附近。
3.如权利要求1所述的半导体器件,其特征在于,所述第一导电型杂质层是预定深度的杂质扩散层,形成该杂质扩散层,使其从所述第一导电型本体区向所述漂移区方向伸展,包围所述栅电极之下的有源区域。
4.如权利要求1所述的半导体器件,其特征在于,形成所述第一导电型杂质层,使其向上倾斜,以便从所述第一导电型本体区越朝向所述漂移区方向,则离衬底表面侧越近。
5.如权利要求4所述的半导体器件,其特征在于,所述栅绝缘膜由第一绝缘膜、和比所述第一绝缘膜厚的选择氧化膜构成的第二绝缘膜组成,形成所述栅电极,使其从所述第一绝缘膜上搭到所述第二绝缘膜上,配置所述第一导电型的杂质层的前端,使其接近所述第二绝缘膜的底面。
6.如权利要求1所述的半导体器件,其特征在于,形成所述第一导电型的杂质层,使其从所述第一导电型本体区终止于所述栅电极下。
7.如权利要求6所述的半导体器件,其特征在于,在深位置处形成所述第一导电型杂质层使所述本体区与所述第二绝缘膜之间的区域,完全耗尽直到栅电极之下。
8.如权利要求6所述的半导体器件,其特征在于,所述第一导电型的杂质层形成在从第一栅绝缘膜至约1微米左右的深位置处。
9.一种半导体器件的制造方法,包括下列工序:
在第一导电型的半导体衬底内离子注入和扩散第二导电型杂质,形成第二导电型阱区:
分别在所述第二导电型阱区内离子注入和扩散第一导电型杂质和第二导电型杂质,存在某一间隔地形成低浓度第一导电型杂质层和低浓度第二导电型杂质层;
有选择地氧化所述衬底上的某一区域,形成LOCOS氧化膜;
在除所述LOCOS氧化膜之外的区域上形成栅绝缘膜之后,以在该LOCOS氧化膜和栅电极形成区域上有开口的抗蚀剂膜作掩模,形成与低浓度第一导电型杂质层连接的中浓度第一导电型杂质层;
形成栅电极,使其从所述栅绝缘膜横跨到所述LOCOS氧化膜之上;
以在所述低浓度第一导电型杂质层内形成的源形成区上和所述低浓度第二导电型杂质层内形成的漏形成区域上具有开口的抗蚀剂膜作掩模,注入第二导电型杂质,形成高浓度的源和漏区。
10.如权利要求9所述的半导体器件制造方法,其特征在于,所述第二导电型阱区的形成工序,离子注入和扩散其扩散系数不同的多种第二导电型杂质。
11.如权利要求9所述的半导体器件制造方法,其特征在于,所述第二导电型阱区的形成工序,在离子注入和扩散第一杂质之后,离子注入和扩散第二杂质。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三洋电机株式会社,未经三洋电机株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/01117043.3/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类





