[发明专利]半导体器件及其制造方法

说明书

本发明涉及半导体器件及其制造方法，更具体地说，涉及作为高压元件应用于例如液晶驱动IC等的LD(横向双扩散：Lateral Double Diffused)MOS晶体管技术。

这里，所谓LDMOS晶体管结构是，使导电类型不同的杂质对形成于半导体衬底表面侧的扩散区域扩散，形成新扩散区域，把这些扩散区域横方向上的扩散之差作为有效沟道长度来利用，通过形成短沟道，成为适于低导通电阻的元件。

图8是用于说明以往的LDMOS晶体管的剖面图，作为一例，对N沟道型LDMOS晶体管结构进行图示。并且，省略有关P沟道型LDMOS晶体管结构的说明，正如众所周知那样，它们两者仅在导电类型上不同，有同样的结构。

图8中，51是一导电类型例如P型半导体衬底，52是N型阱区，在该N型阱区52内形成LP层53(构成P型本体区)的同时，在该LP层53内形成N型扩散区54，并且在所述N型阱区52内的LN层55(构成漂移doriff区)形成N型扩散区56。在衬底表面上通过LOCOS氧化膜57和栅绝缘膜58形成栅电极59，在该栅电极59正下方的LP层53表面区域形成沟道区60。

然后，把所述N型扩散区54作为源区，把N型扩散区56作为漏区。再有，61是获取LP层53的电位的P型层，62是层间绝缘膜。

在上述LDMOS晶体管中，通过扩散形成构成漂移区的LN层55，在LN层55表面的浓度变高，在LN层55表面的电流容易流动，同时，可实现高耐压。因而，这样构成的LDMOS晶体管被称为表面缓和型(RESURF)LDMOS，所述LN层55的漂移区的掺杂剂浓度设定得满足RESURF条件。并且，这种技术公开于特开平9-139438号公报等中。

但是，如图8所示，在成为上述LDMOS晶体管的P型本体区的LP层53的端部在栅电极59之下，作为阈值电压可调整范围，存在于有源区域之下。

为此，使LP层53端部的电场集中与来自栅电极59的电场效果配合，将导致局部电流集中，从而成为降低驱动能力的原因。

此外，为了在成为漏区的N型扩散区56和栅电极59之间施加高电压，必须使栅绝缘膜58的膜厚较厚地形成以耐高压，因而成为微细化的障碍。

因此，鉴于上述课题的本发明半导体器件配有：在第一导电型的半导体衬底内形成的第二导电型阱区上通过栅绝缘膜形成的栅电极；形成得与该栅电极邻接的第一导电型本体区；形成在该第一导电型本体区内的第二导电型的源区以及沟道区；在与所述第一导电型本体区分隔的位置上形成的第二导电型漏区；形成得包围着该漏区的第二导电型的漂移区，其特征在于，在所述栅电极之下形成与所述第一导电型本体区连接的第一导电型的杂质层，因而以该第一导电型杂质层的接合部为中心扩展耗尽层，直到栅电极之下被完全耗尽。

此外，所述第一导电型杂质层的特征在于形成在所述栅电极之下的有源区域附近。

并且，上述半导体器件的制造方法包括下列工序：在第一导电型的半导体衬底内离子注入和扩散第二导电型杂质，形成第二导电型阱区；分别在该第二导电型阱区内离子注入口扩散第一导电型杂质和第二导电型杂质，按存在某一间隔地形成低浓度第一导电型杂质层和低浓度第二导电型杂质层。然后，有选择地氧化所述衬底上的某一区域，形成LOCOS氧化膜；在除所述LOCOS氧化膜之外的区域上形成栅绝缘膜之后，以在该LOCOS氧化膜和栅电极形成区域上有开口的抗蚀剂膜作掩模，形成与所述低浓度第一导电型杂质层连接的中浓度第一导电型杂质层；接着，形成栅电极，使其从所述栅绝缘膜横跨到所述LOCOS氧化膜之上；以在所述低浓度第一导电型杂质层内形成的源形成区上和所述低浓度第二导电型杂质层内形成的漏形成区域上具有开口的抗蚀剂膜作掩模，注入第二导电型杂质，形成高浓度的源和漏区。

此外，在上述半导体器件的制造方法中，所述第二导电型阱区的形成工序的特征在于，离子注入和扩散其扩散系数不同的多种第二导电型杂质。

并且，在上述半导体器件的制造方法中，所述第二导电型阱区的形成工序的特征在于，在离子注入和扩散第一杂质之后，离子注入口扩散第二杂质。

图1是展示本发明一实施例的半导体器件制造方法的剖面图。

图2是展示本发明一实施例的半导体器件制造方法的剖面图。

图3是展示本发明一实施例的半导体器件制造方法的剖面图。

图4是展示本发明一实施例的半导体器件制造方法的剖面图。

图5是展示本发明一实施例的半导体器件制造方法的剖面图。

图6是展示本发明一实施例的半导体器件制造方法的剖面图。

图7是展示本发明一实施例的半导体器件制造方法的剖面图。