[发明专利]半导体集成电路

说明书

本发明涉及一种半导体集成电路，当在一集成电路、一电荷泵电路(下文称为CP电路)、或者在一开关稳压器的开关元件(下文称为SW元件)中，MOS(金属氧化物半导体)晶体管被用作电压稳压器的输出晶体管时，能够通过改变MOS晶体管(反向栅极电压back gate voltage)的衬底电势(substratepotential)而提高驱动性能。

如图9所示的电路图中，电压稳压器输出一相关正电压，这是众所周知的。也就是，一个现有的稳压器包括一稳压器控制电路，该稳压器控制电路由一误差放大器13和一输出晶体管14组成。该误差放大器13用于放大电压差，该电压差是基准电压电路10的基准电压Vref与分压电阻11、12的连接点电压之间的电压差，该分压电阻11,12分出稳压器输出端5的电压Vout(下文称为输出电压)。正电源电压VDD被施加到电源电压端15。

假设误差放大器13的输出电压是Verr，基准电压电路10的输出电压是Vref，分压电阻11、12的连接点的电压是Va，那么，假如Vref＞Va，则Verr变低，相反，假如Vref＜Va，则Verr变高。

所述输出晶体管14是一p沟道MOS晶体管。因而，当Verr变低时，通过栅极和源极的电压变大，接通电阻变小，操作时便使得输出电压Vout升高。相反，当Verr升高时，则输出晶体管14的接通电阻变大，输出电压降低，以便输出电压Vout被保持为一固定值。

输出晶体管14的接通电阻RonGOUCHENG构成一个函数，该函数用于栅极和源极之间的电压Vgs与晶体管的阈值电压Vt，而且使晶体管的接通电阻较小，以便Vgs-Vt较大。典型地，为了使得通过晶体管的漏区和源区的电压小，该区域的接通电阻由公式(1)给出： Ron = 1 μ · Cox · W / L · ( Vgs - Vt ) · · · · · · · · · ( 1 ) ]]>

式中，μ为迁移率，Cox为单位面积的栅电容，W为晶体管的选通脉冲宽度，L为选通脉冲长度。

为了降低输出晶体管的接通电阻，有必要增大晶体管的选通脉冲宽度W。这就增大了集成电路(IC)的表面积，从而导致成本提高。

另一方面，如图10的电路图所示，现有技术的稳压器输出一负电压，这是众所周知的。也就是，一个现有的稳压器包括一稳压器控制电路，该稳压器控制电路由一误差放大器13和一输出晶体管17组成。该误差放大器13用于放大电压差，该电压差用作基准电压电路10的基准电压Vref和分压电阻11,12的连接点的电压，该分压电阻11,12分出稳压器输出端5的电压-Vout。负电源电压-VSS被施加到电源电压端16。假设误差放大器13的输出电压是-Verr，基准电压电路10的输出电压是-Vref，分压电阻11、12的连接点的电压是-Va，那么，假如-Vref＜-Va，则-Verr变低(接近-VSS)，相反，假如-Vref＞-Va，则-Verr变高(接近接地电压GND)。

所述输出晶体管17是一n沟道MOS晶体管。因而，当-Verr升高时，通过栅极和源极的电压变大，接通电阻变小，操作时便使得输出电压Vout降低。相反，当-Verr变低时，则输出晶体管17的接通电阻变大，输出电压升高，以便输出电压Vout被保持在一固定值。

关于正稳压器，为了降低输出晶体管的接通电阻，有必要增大晶体管的选通脉冲宽度W，输出晶体管的接通电阻由公式(1)给出。这就增大了集成电路(IC)的表面积，从而导致成本提高。