[发明专利]支持多虚拟逻辑测试仪的半导体测试系统

说明书

本发明涉及一种用于测试半导体装置如IC和LSI的半导体测试系统，如自动测试设备(ATE)，尤其是涉及一种简单的ATE系统，用作多逻辑测试仪，每一个都彼此独立且异步地运行，以及一个常规的简单的逻辑测试仪。

在利用半导体测试系统如自动测试设备(ATE)或IC测试仪测试半导体装置如IC或LSI时，就会在待测量装置的相应的管脚处以一预定的测试时序提供测试信号(模式)，半导体测试系统从该待测量装置接收响应该测试信号产生的输出信号，该输出信号由闸门信号以规定的时序进行采样以便与期望的值信号进行对比来确定该待测量的半导体装置是否正确地执行期望的功能。

图1是一个示意性的方框图，说明一个常规的半导体测试系统的一个例子。在图1的半导体测试系统中，一个模式发生器12从一个测试处理机11接收测试数据。该模式发生器12产生一个要提供给一个波形格式化器14的测试模式数据以及一个要提供给一个模式比较器17的期望的值模式。一个时序发生器13产生时序信号以同步整个测试系统的操作。在图1中，时序信号提供给例如该模式发生器12、模式比较器17、波形格式化器14和模拟比较器16。

时序发生器13也提供一个测试循环(测试仪速率)脉冲和时序数据给该波形格式化器14。该模式(测试向量)数据定义了‘0’和‘1’，也就是，测试信号波形的上升沿和下降沿。时序数据(时序设置数据)定义了波形的上升沿和下降沿相对于测试循环脉冲的时序(延迟次数)。一般地，该时序数据也包括波形信息如RZ(回零)、NRZ(不回零)或EOR(异或)波形。

根据来自模式发生器12的模式数据和测试循环脉冲以及来自时序发生器13的时序数据，波形格式化器14形成具有规定的波形和时序的测试信号，该波形格式化器14通过一个驱动器15将该测试信号发送给DUT 19。该波形格式化器14包括设置/复位触发器(未示出)以形成要提供给该驱动器15的测试信号，该驱动器15调整该测试信号的幅度、阻抗和/或转换速率并把该测试信号施加给DUT19。

模拟比较器16以一预定的闸门(strobe)时序比较来自DUT 19的响应信号和一个参考电压，所得到的逻辑信号被提供给该模式比较器17，其中在来自模拟比较器16的逻辑模式与来自模式发生器12的期望值模式之间进行逻辑比较。该模式比较器17检查是否两个模式彼此匹配，由此来确定该DUT 19的通过与失效。当确定失效时，把这种失效信息提供给一个失效存储器18，并与来自模式发生器12的DUT 19的失效地址信息一起存储以便进行失效分析。

在常规技术中，这种半导体测试系统被配置成或者是每管脚体系(每管脚测试仪)或者是共享资源体系(管脚组体系)。在此，每管脚测试仪是指一个半导体测试系统，其中用于产生测试参数如信号的所有硬件资源都是独立地提供测试系统的每个测试通道(测试管脚)。随后，在每管脚测试仪内，用于待测量半导体装置的各种测试参数都可以独立地针对DUT的每个管脚进行设置。

管脚组测试仪是指一个半导体测试系统，其中诸如时序发生器的测试仪资源和参考电压都通用于所有的或预定数量的测试通道(测试管脚)。一个具有如图1所示的共享资源(组管脚)结构的IC测试仪虽然很经济但却不够灵活地测试最近的、高复杂和高速的IC装置。与共享用于DUT的每个终端管脚的测试参数的共享资源测试仪相对比，每管脚测试仪较好地适用于测试高速LSI，因为它可以独立地为DUT的每个终端管脚产生测试参数，因此可以自由地产生复杂的测试模式和时序。在一个典型的每管脚IC测试仪内，图1所示的该时序发生器13和波形格式化器14独立地提供给每个测试管脚，即给DUT的每个终端管脚。

在半导体测试业，需要并行地测试多个装置以便提高测试效率，存在可以并行地测量多个装置的半导体测试系统，图2A和2B给出了用于同时测试多个半导体装置的基本配置的例子。在图2A中，两个测试头TH1和TH2连接到一个自动测试设备(ATE)10以并行地测试两个装置DUT1和DUT2。在图2B中，两个装置DUT1和DUT2在连接到ATE 10的单一信号测试头TH上进行测试。

但是，在传统的测试系统中，或者是每管脚体系或管脚组体系，该测试管脚都是作为一个单一的管脚组对待的，它们一起启动和运行直到完成整个测试程序。换句话说，这些传统的测试系统是通过在一个单一的模式存储器上复制同一测试模式来执行并行的测试，因此上面的操作就具有这样的限制：每个装置运行同一个测试模式，并且在每个装置上的模式必须运行完成，即使是检测到DUT的一个装置出现错误。