[发明专利]V5接口专用集成电路芯片

说明书

本发明涉及一种集成电路芯片，特别涉及一种本地数字交换机和接入网间的V5接口专用集成电路芯片。

V5接口是接入网和交换机之间的接口，是一种标准化的完全开放的接口。以前的本地交换机也有自己的远端模块，直接安装在用户密集处，它相当于接入网设备。但由于其接口和协议是内定的，因此某一厂商的本地交换机不能和另一厂商的远端模块互通，对通信网的发展很不利。近年来国际电联电信标准化组织对接入网的功能、接口提出了一系列的建议。ITU-T G.964规范了V5.1接口，G.965规范了V5.2接口——这就是接入网(AN)与本地交换机(LE)之间的标准接口。V5.1接口由一个2048kbit/s链路组成，它对应的接入网(AN)不含集线功能；V5.2支持多达16个2048kbit/s链路，并具有集线功能。

目前，国内的大型通信设备制造企业如华为公司、中兴通信设备公司都推出了自己的ISDN交换机及系列的接入网产品，这些产品均支持V5.2接口标准。然而，这些设备中的V5接口功能基本上都使用软件加数字中继板的方式实现，V5接口ASIC芯片的开发仍是空白。

国内外一些厂家如Mitel、Simens和PMC等公司相继推出了PEB2254、MH89790、MT9075和PM6341、PM6344等用于E1接口方面的通用芯片，以及集成多路E1接口的芯片如PM4 351、PM6388等。这些芯片仅具有完整的E1成帧器电路，仅能完成V5接口物理层的功能。

本发明的目的是提供一种V5接口专用集成电路芯片，是本地数字交换机和接入网间的V5接口专用芯片，完成V5接口物理层和数据链路层的功能。

本发明的技术方案如下：

V5接口专用集成电路芯片包括四个全功能的E1成帧器和HDLC控制器两大部分，其中利用数字锁相环进行时钟提取和抖动衰减，利用弹性存储器实现帧同步与位同步以及各路成帧器之间的比特间插复用，V5接口专用集成电路芯片的结构包括一个微处理器接口电路(1)，外部的微处理器通过该接口配置、控制和监测芯片的工作；四个全功能的E1成帧器A～D(2～5)，它们互不干扰独立工作；一个复用发送背板接口电路(6)，它在复用模式下工作，将四路独立成帧器A～D(2～5)输出的2.048Mbit/s PCM数据和信令通过比特间插复用成16.192Mbit/s的混合数据流，微处理器接口电路(1)分别和四个成帧器电路A～D(2～5)连接，各个成帧器A～D(2～5)分别与微处理器接口电路(1)和复用发送背板接口电路(6)连接，芯片共引出128个引脚，接收部分43个引脚、发送部分40个引脚、收发共用引脚2个、微处理器引出引脚24个、电源/地引脚19个。

每个E1成帧器A～D(2～5)包括接收和发送两大电路模块，接收器包括：接收线路接口(DRIF)、时钟和数据提取(CDRC)、成帧器(FRMR)、性能监测计数器器(PMON)、HDLC接收器(RFDL)、弹性存储器(ELST)、信令提取器(SIGX)、接收背板接口(BRIF)电路，接收线路接口电路(DRIF)连接时钟和数据提取电路(CDRC)，时钟和数据提取电路(CDRC)连接成帧器电路(FRMR)，成帧器(FRMR)分别连接性能监测计数器器电路(PMON)、HDLC接收器电路(RFDL)和弹性存储器电路(ELST)，弹性存储器电路(ELST)连接信令提取器电路(SIGX)，信令提取器电路(SIGX)连接接收背板接口电路(BRIF)；发送器包括：发送背板接口(BTIF)、发送器(TRAN)、每时隙控制器(PCSC)、HDLC发送器(XFDL)、时钟选择(TOPS)、抖动衰减(DJAT)、发送线路接口(DTIF)电路，发送背板接口电路(BTIF)连接发送器电路(TRAN)，发送器电路(TRAN)分别连接每时隙控制器电路(PCSC)、HDLC发送器电路(XFDL)和抖动衰减电路(DJAT)，抖动衰减电路(DJAT)连接发送线路接口电路(DTIF)。