[发明专利]V5接口专用集成电路芯片

权利要求书

1、V5接口专用集成电路芯片是本地数字交换机和接入网间的V5接口专用芯片，完成V5接口物理层和数据链路层的功能，包括四个全功能的E1成帧器和HDLC控制器两大部分，其中利用数字锁相环进行时钟提取和抖动衰减，利用弹性存储器实现帧同步与位同步以及各路成帧器之间的比特间插复用，V5接口专用集成电路芯片的特征在于：其结构包括一个微处理器接口电路(1)，外部的微处理器通过该接口配置、控制和监测芯片的工作；四个全功能的E1成帧器A～D(2～5)，它们互不干扰独立工作；一个复用发送背板接口电路(6)，它在复用模式下工作，将四路独立成帧器A～D(2～5)输出的2.048Mbit/s PCM数据和信令通过比特间插复用成16.192Mbit/s的混合数据流，微处理器接口电路(1)分别和四个成帧器电路A～D(2～5)连接，各个成帧器A～D(2～5)分别与微处理器接口电路(1)和复用发送背板接口电路(6)连接，芯片共引出128个引脚，接收部分43个引脚、发送部分40个引脚、收发共用引脚2个、微处理器引出引脚24个、电源/地引脚19个。

2、如权利要求1所述的V5接口专用集成电路芯片，其特征在于：所述的每个E1成帧器A～D(2～5)包括接收和发送两大电路模块，接收器包括：接收线路接口(DRIF)、时钟和数据提取(CDRC)、成帧器(FRMR)、性能监测计数器器(PMON)、HDLC接收器(RFDL)、弹性存储器(ELST)、信令提取器(SIGX)、接收背板接口(BRIF)电路，接收线路接口电路(DRIF)连接时钟和数据提取电路(CDRC)，时钟和数据提取电路(CDRC)连接成帧器电路(FRMR)，成帧器(FRMR)分别连接性能监测计数器器电路(PMON)、HDLC接收器电路(RFDL)和弹性存储器电路(ELST)，弹性存储器电路(ELST)连接信令提取器电路(SIGX)，信令提取器电路(SIGX)连接接收背板接口电路(BRIF)；发送器包括：发送背板接口(BTIF)、发送器(TRAN)、每时隙控制器(PCSC)、HDLC发送器(XFDL)、时钟选择(TOPS)、抖动衰减(DJAT)、发送线路接口(DTIF)电路，发送背板接口电路(BTIF)连接发送器电路(TRAN)，发送器电路(TRAN)分别连接每时隙控制器电路(PCSC)、HDLC发送器电路(XFDL)和抖动衰减电路(DJAT)，抖动衰减电路(DJAT)连接发送线路接口电路(DTIF)。