[发明专利]非挥发性记忆装置及其制造方法

说明书

本发明涉及一种非挥发性半导体内存技术，特别是涉及一种较少自我对准接触数组，且为三多晶硅栅极，以及由源极注入电子的快擦写存储单元(Flash memory)装置及其制造方法。

图1A到图1C显示美国专利第5,280,446号，由Ma等人在1994年1月8日申请的较少自我对准接触数组，且为三个多晶硅栅极，以及由源极注入电子的快擦写存储编程只读存储器单元(其后以flashEPROM简称)。

于图1A中，每一个单元包括一漏极扩散区40，一源极扩散区50，一浮置栅10(亦即第1层多晶硅)，一控制栅20(第二层多晶硅)，以及一选择栅30(第三层多晶硅)。此浮置栅10与一控制栅20延伸于信道区域L的第一部份L₁上，源极扩散区50则与该浮置栅10在侧向上相距一段L₂的距离，L₂是形成信道区域L的第二部分。漏极扩散区40是自我对准区域，且其上叠层一浮置栅10与控制栅20。由于其将两连续连接的晶体管(亦即该选择栅晶体管与浮置栅晶体管)合并成一单一的内存单元，因此这种构造一般是指分离栅极(split gate)的构造。此选择栅极30所延伸的方向垂直于漏极的延伸方向，并于该单元的每一列中跨越每一单元的漏极扩散区40、控制栅极20、信道区域L的L₂部分、以及该源极扩散区50。

图1B显示对应于图1A的截面图之两列内存单元的布局(layout)；此浮置栅系以斜线区域10所表示，漏极扩散区则彼此连接在一起形成一栏40(漏极位线)，源极扩散区则彼此相连成其它位线50(源极位线)，此控制栅极并相连而成其它栏20(多晶硅位线)，以及选择栅及相连在一起形成一列30(字符线)，系垂直于该些栏。

此漏极与源极扩散位线是由金属带(未显示)所形成，以减少扩散位线的阻值。这是必须的程序，以达成理想的读与程序化(programming)特性。利用金属以用于与金属化的扩散位线接触(contact)(每64或128个单元必须使用一个接触)。用于沿着该些位线的接触数量取决所需的技术及组件性能，而这种结构一般为较少接触的数组，它不同于传统一般的源极数组结构(其中，每两个单元即需要一个接触)，且接触设计方法并不会限制单元的大小。因而要放大或缩小该种具有较少接触的数组内存单元是较容易的。

图1C为分别依据图1A所示的截面图与图1B所示的布局而显示的电路图，其具有二列及六栏的内存单元；此图标显示沿着每一列的镜像(mirror image)形成，即沿着每一列的二相邻内存单元为其它的镜像。

此数组结构的读、程序化、及擦除(erase)动作是于前述的美国专利第5,280,446号中有详细的说明，但以下解释便已足够说明；通过源极侧的注入(injection)便可达到程序化，且透过在浮置栅与漏极间的扩散而形成的隧穿效应亦可达到擦除的效果。

这种flash EPROM具有一些缺点；首先，在沉积(deposition)与定义(definition)选择栅30(图1A与图1B)时，在选择栅30相邻的列间形成多晶硅条(stringer)，使得其间呈电性短路(electricalshort)。这种用于周围及数组结构的条状形式，由于选择栅30位于第一层与第二层多晶硅所形成的高的叠层上(大约400089埃高)，以及公知的选择栅使用的蚀刻法，并不能完全移除在数组区域中第三层多晶硅，而残留多晶硅条，因此需要额外的蚀刻步骤。既然在周围区域的第三层多晶硅并不需要过蚀刻(over etching)，便需要另外加入掩膜步骤。

其次，此第二层多晶硅(控制栅20)由于多晶硅的叠层而无法接触到硅化钨(tungsten silicide)；在三层多晶硅所形成的够高的叠层中不与硅化钨层结合只会增加叠层的问题，如该多晶硅条。但是，没有硅化钨，控制栅20的RC时间常数会变大，造成程序化与擦除动作的速度缓慢。

第三，于高积集度的内存组件中，因为一般与多晶硅字符线(选择栅30)相关的RC时间延迟，所以需要由金属所形成的长条状多晶硅字符线以达到合理的位置接达时间(address access time)。这种长条需要滴状接触(drop contact)以在多晶硅位线与金属长条间形成电性接触；而此种滴状接触又造成更大的数组面积。